JPS61140137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61140137A JPS61140137A JP26209284A JP26209284A JPS61140137A JP S61140137 A JPS61140137 A JP S61140137A JP 26209284 A JP26209284 A JP 26209284A JP 26209284 A JP26209284 A JP 26209284A JP S61140137 A JPS61140137 A JP S61140137A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- etching
- film
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000005260 corrosion Methods 0.000 claims abstract description 8
- 230000007797 corrosion Effects 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 239000003990 capacitor Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 101100008050 Caenorhabditis elegans cut-6 gene Proteins 0.000 abstract 1
- 239000007888 film coating Substances 0.000 abstract 1
- 238000009501 film coating Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は基板に形成された溝を利用する半導体装置に係
り、溝の形成方法に関する。
り、溝の形成方法に関する。
溝を利用する素子には、高集積化を目的とする溝キャパ
シタがあり、これはダイナミックランダムアクセスメモ
リ（ＤＲＡＭ）等に基板占有面積が小さくて大容量の情
報電荷蓄積用キャパシタとして用いられている。
シタがあり、これはダイナミックランダムアクセスメモ
リ（ＤＲＡＭ）等に基板占有面積が小さくて大容量の情
報電荷蓄積用キャパシタとして用いられている。
また溝をそのまま、あるいは絶縁物を埋め込んで素子間
の絶縁分離に利用されている。
の絶縁分離に利用されている。
キャパシタとして溝を利用する場合は、溝の内面を覆っ
て基板上に薄く絶縁膜（誘電体）を被着するが、溝の開
口岬の該半導体基板のエツジ（溝の肩の部分）で絶縁膜
が薄くなるため、エツジを面とりする方法が要望される
。
て基板上に薄く絶縁膜（誘電体）を被着するが、溝の開
口岬の該半導体基板のエツジ（溝の肩の部分）で絶縁膜
が薄くなるため、エツジを面とりする方法が要望される
。
〔従来の技術〕 。
第２図（ａｌ乃至（Ｃ）は従来例による溝キャパシタの
製造方法を工程順に示す基板断面図である。
製造方法を工程順に示す基板断面図である。
第２図（ａ）において、１はｐ型珪素（Ｓｉ）基板で、
この上に耐蝕膜として熱酸化による二酸化珪素（ＳｉＯ
□）膜２を基板全面に被着する。
この上に耐蝕膜として熱酸化による二酸化珪素（ＳｉＯ
□）膜２を基板全面に被着する。
つぎに通常のりソゲラフイエ程により、溝を形成しよう
とする領域を開口し、残った熱酸化Ｓｉ０ｇ膜２をマス
クにしてリアクティブイオンエツチング（ＲＩ Ｅ）に
より、垂直方向のみエツチングする異方性エツチングを
行い、基板１に溝３を形成する。
とする領域を開口し、残った熱酸化Ｓｉ０ｇ膜２をマス
クにしてリアクティブイオンエツチング（ＲＩ Ｅ）に
より、垂直方向のみエツチングする異方性エツチングを
行い、基板１に溝３を形成する。
第２図（′ｂ）において、弗酸（ＨＦ）を用いて熱酸化
ＳｉＯ□膜２を除去する。
ＳｉＯ□膜２を除去する。
第２図（Ｃ１において、絶縁膜とて熱酸化ＳｉＯ□膜４
を溝３の内面を覆って基板１上に薄く被着し、形成しよ
うとするキャパシタの誘電体膜とする。
を溝３の内面を覆って基板１上に薄く被着し、形成しよ
うとするキャパシタの誘電体膜とする。
つぎに多結晶珪素（ポリＳｉ）を基板全面に化学気相成
長（ＣＶＤ）法により被着し、パターニングしてキャパ
シタの対向電極５とする。
長（ＣＶＤ）法により被着し、パターニングしてキャパ
シタの対向電極５とする。
（発明が解決しようとする問題点）
従来例では、溝形成用のエツチングは異方性のため、溝
の肩の部分がほぼ直角となり、溝を覆って基板上に被着
された熱酸化ＳｉＯ２膜はこの部分で応力を発生し、キ
ャパシタの耐圧を減少させ、リークを発生させる欠点が
ある。
の肩の部分がほぼ直角となり、溝を覆って基板上に被着
された熱酸化ＳｉＯ２膜はこの部分で応力を発生し、キ
ャパシタの耐圧を減少させ、リークを発生させる欠点が
ある。
また溝の開口部のエツジをウエットエ・ノチングで面と
りする方法も考えられるが、溝全体の形状を損なう問題
が残る。
りする方法も考えられるが、溝全体の形状を損なう問題
が残る。
上記問題点の解決は、半導体基板上に耐蝕膜を被着し、
溝を形成しようとする領域に該耐蝕膜を開口し、該耐蝕
膜をマスクにした異方性エツチングにより該半導体基板
に溝を形成した後、光反応エツチングにより溝の開口部
の該半導体基板のエツジを除去する本発明による半導体
装置の製造方法により達成される。
溝を形成しようとする領域に該耐蝕膜を開口し、該耐蝕
膜をマスクにした異方性エツチングにより該半導体基板
に溝を形成した後、光反応エツチングにより溝の開口部
の該半導体基板のエツジを除去する本発明による半導体
装置の製造方法により達成される。
本発明によれば、光反応エツチングを使ったサイドエツ
チングにより、ＲＩＥで形成した溝に対し肩の部分を斜
めカットし、後の絶縁膜形成時に膜厚の不均一化を除去
することができる。
チングにより、ＲＩＥで形成した溝に対し肩の部分を斜
めカットし、後の絶縁膜形成時に膜厚の不均一化を除去
することができる。
斜めカットは結晶基板の方位によりエツチングレートが
異なることを利用した選択エツチングにより行い、基板
方位の選択とエツチング時間の制御により微細な制御が
可能である。
異なることを利用した選択エツチングにより行い、基板
方位の選択とエツチング時間の制御により微細な制御が
可能である。
例えば（１００）面の基板を用いれば、この面と５５″
をなす斜面に（１１１）面が存在する。（１１１）面の
エツチングレートは（１００）面のそれより小さいため
、基板に掘られた溝のエツジは（１１１）面が残るよう
にエツチングされて、斜めカットが可能となる。
をなす斜面に（１１１）面が存在する。（１１１）面の
エツチングレートは（１００）面のそれより小さいため
、基板に掘られた溝のエツジは（１１１）面が残るよう
にエツチングされて、斜めカットが可能となる。
第１図（ａｌ乃至（ｄｌは本発明による溝キャパシタの
製造方法を工程順に示す基板断面図である。
製造方法を工程順に示す基板断面図である。
第１図（ａ）において、１は面指数（１００）のｐ型Ｓ
ｉ基板で、この上に耐蝕膜として厚さ３００ｎｍの熱酸
化ＳｉＯ□膜２を基板全面に被着する。
ｉ基板で、この上に耐蝕膜として厚さ３００ｎｍの熱酸
化ＳｉＯ□膜２を基板全面に被着する。
つぎに通常のりソゲラフイエ程により、溝を形成しよう
とする領域をＲＩＥにより開口し、残った熱酸化ＳｉＯ
□膜２をマスクにしてＲＩＥにより垂直方向のみエツチ
ングする異方性エツチングを行い、基板１に溝３を形成
する。
とする領域をＲＩＥにより開口し、残った熱酸化ＳｉＯ
□膜２をマスクにしてＲＩＥにより垂直方向のみエツチ
ングする異方性エツチングを行い、基板１に溝３を形成
する。
ＳｉＯ□のＲＩＥ条件は、エツチングガスとしてトリフ
ロロメタン（ＣＨＦ ３）を用い、５０ｍＴｏｒｒに減
圧して周波数１３．５６ＭＨ２の電力を０．１６Ｗｃｍ
−”印加して行う。
ロロメタン（ＣＨＦ ３）を用い、５０ｍＴｏｒｒに減
圧して周波数１３．５６ＭＨ２の電力を０．１６Ｗｃｍ
−”印加して行う。
ＳｉのＲＩＥ条件は、エツチングガスとして四塩化炭素
（ＣＣ１，、）をアルゴン（Ａｒ）で希釈して用い、３
０ｍＴｏｒｒに減圧して周波数１３．５６ＭＨ２の電力
を０．２８Ｗｃｍ −”印加して行う。
（ＣＣ１，、）をアルゴン（Ａｒ）で希釈して用い、３
０ｍＴｏｒｒに減圧して周波数１３．５６ＭＨ２の電力
を０．２８Ｗｃｍ −”印加して行う。
第１図（ｂｌにおいて、ＳｉのＲＩＥに引き続いて、光
反応エツチングを行うと、結晶方位のエツチングレート
の差により斜めカット部６が形成される。
反応エツチングを行うと、結晶方位のエツチングレート
の差により斜めカット部６が形成される。
光反応エツチングは、エツチングガスとして塩素（Ｃ１
ｚ）ガスを用い、１５Ｔｏｒｒに減圧して波長 ２９０
〜３７０ｎｍの水銀ランプを照射して行う。
ｚ）ガスを用い、１５Ｔｏｒｒに減圧して波長 ２９０
〜３７０ｎｍの水銀ランプを照射して行う。
第１図（Ｃ）において、ＩＰを用いて熱酸化Ｓｉｎ、膜
２を除去する。
２を除去する。
第１図（ｄ）において、絶縁膜とて熱酸化５ｉＯ１膜４
を溝３の内面を覆って基板１上に薄く被着し、形成しよ
うとするキャパシタの誘電体膜とする。
を溝３の内面を覆って基板１上に薄く被着し、形成しよ
うとするキャパシタの誘電体膜とする。
つぎにポリＳｔを基板全面にＣＶＤ法により被着し、バ
ターニングしてキャパシタの対向電極５とする。
ターニングしてキャパシタの対向電極５とする。
以上の工程で、溝形成用のエツチングは異方性のたン０
、溝の肩の部分がほぼ直角となるが、光反応エツチング
を用いてこの部分の面とりを行うことができる。
、溝の肩の部分がほぼ直角となるが、光反応エツチング
を用いてこの部分の面とりを行うことができる。
以上詳細に説明したように本発明によれば、溝形成時に
できた溝の肩の部分の面とりができ、そのため溝を覆っ
て基板上に被着される熱酸化ＳｉＯ□膜はこの部分で均
一となり、キャパシタの耐圧の向上、リーク発生の抑制
が可能となる。
できた溝の肩の部分の面とりができ、そのため溝を覆っ
て基板上に被着される熱酸化ＳｉＯ□膜はこの部分で均
一となり、キャパシタの耐圧の向上、リーク発生の抑制
が可能となる。
第１図（ａ）乃至（ｄ）は本発明による溝キャパシタの
製造方法を工程順に示す基板断面図、 第２図（ａ）乃至（Ｃ）は従来例による溝キャパシタの
製造方法を工程順に示す基板断面図である。 図において、 １はｐ型Ｓｉ基板、 ２は熱酸化５ｉＯｚ膜、
３は溝、 ４は熱酸化５ｉｎ２膜、５
は対向電極（ポリＳｉ） 、６は斜めカット部を示す。 阜１閾 亭２居［
製造方法を工程順に示す基板断面図、 第２図（ａ）乃至（Ｃ）は従来例による溝キャパシタの
製造方法を工程順に示す基板断面図である。 図において、 １はｐ型Ｓｉ基板、 ２は熱酸化５ｉＯｚ膜、
３は溝、 ４は熱酸化５ｉｎ２膜、５
は対向電極（ポリＳｉ） 、６は斜めカット部を示す。 阜１閾 亭２居［
Claims (1)
- 半導体基板上に耐蝕膜を被着し、溝を形成しようとす
る領域に該耐蝕膜を開口し、該耐蝕膜をマスクにした異
方性エッチングにより該半導体基板に溝を形成した後、
光反応エッチングにより溝の開口部の該半導体基板のエ
ッジを除去することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26209284A JPS61140137A (ja) | 1984-12-12 | 1984-12-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26209284A JPS61140137A (ja) | 1984-12-12 | 1984-12-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61140137A true JPS61140137A (ja) | 1986-06-27 |
Family
ID=17370920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26209284A Pending JPS61140137A (ja) | 1984-12-12 | 1984-12-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61140137A (ja) |
-
1984
- 1984-12-12 JP JP26209284A patent/JPS61140137A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| JPH11214369A (ja) | 半導体装置の白金膜蝕刻方法 | |
| WO2021213130A1 (zh) | 存储器的形成方法及存储器 | |
| JPH0469964A (ja) | 半導体装置の製造方法 | |
| JPS61140137A (ja) | 半導体装置の製造方法 | |
| JPH07249690A (ja) | 半導体装置の製造方法 | |
| US6136661A (en) | Method to fabricate capacitor structures with very narrow features using silyated photoresist | |
| JPH02271620A (ja) | 半導体装置の製造方法 | |
| US5965462A (en) | Method for forming a gate structure used in borderless contact etching | |
| US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
| JPH04336464A (ja) | 半導体記憶装置の製造方法 | |
| JPH01241129A (ja) | 半導体装置の製造方法 | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| CN107863296A (zh) | 一种去除栅极多晶硅上二氧化硅硬掩膜层的方法 | |
| JPH04207066A (ja) | 半導体装置の製造方法 | |
| KR960003772B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100332130B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR960014728B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| JPS61113258A (ja) | 半導体装置の製造方法 | |
| CN114093754A (zh) | 一种硬掩模图案的制造方法和dram电容的制造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH0555463A (ja) | 半導体装置の製造方法 | |
| JPS61287233A (ja) | 半導体装置の製造方法 | |
| JPS60187043A (ja) | 半導体装置の製造方法 |