JPS61137357A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は半導体集積回路装置技術さらにはインターフ
ェイス用半導体集積回路装置に適用して特に有効な技術
に関するものである。

〔背景技術〕

第４図はインターフェイス用半導体集積回路装置ＩＣに
形成される入力回路部分の一例を示す。

同図に示す半導体集積回路装置ＩＣ内の入力回路は、接
地電位ＧＮＤと負の電源電位−ｖｂｂの間で動作する。

その入力回路はダイオードＱ２３５を用いて構成される
。そして、このダイオードＱ２３５に外部信号線Ｌ１が
直接接続されるようになっている。また、外部信号線Ｌ
１に所定の回線電流を供給するためにダーリントン・ト
ランジスタＱｂが外付されている。このダーリントン・
トランジスタＱｂのベース電流は上記半導体集積回路装
置ＩＣ内のｐｎｐトランジスタＱ６から供給される。こ
のｐｎｐトランジスタＱ６は上記ダイオードＱ２３５か
ら独立して形成された能動素子である。なお、Ｒｂは外
付抵抗である。

第５図は上記入力回路が形成された半導体集積回路装置
ＩＣの従来の構成を示す。

同図に示す半導体集積回路装置ＩＣは、第１導電型半導
体基板としてのＰ−型シリコン半導体基板１に第２導電
型半導体であるｎ−型シリコンエピタキシャル層２を形
成してなる半導体基体を用いて構成されている。エビキ
シャル層２は、基板１と同電位（−ｖｂｂ）のｐ型分離
領域３によって電気的に分割されている。各分割領域に
は、上記ダイオードＱ２３５や上記トランジスタＱ６な
どがそれぞれに形成されている。ダイオードＱ２３５は
、ｎ−型エピタキシャル層２と、該エピタキシャル層２
中に選択形成されたＰ型拡散層４３とによって形成され
る。トランジスタＱ６は。

ｎ−型エピタキシャル層２と、該エピタキシャル層２中
に選択形成されたｐ型拡散Ｍ４１，４２とによって形成
される。５１．５２はそれぞれ電極取出しのためのｎ４
″型拡散層、６は表面絶縁膜。

７は電極をそれぞれ示す。なお、Ｃ，Ｅ、Ｂはトランジ
スタＱ６のコレクタ、エミッタ、ベースを示す。

なお、この種のインターフェイス用半導体集積回路装置
としては、例えば日経マグロウヒル社刊行の「日経エレ
クトロニクスＪ　１９８２年５月１０日号、１２７〜１
４８頁に記載されている。

しかしかかる技術においては、エピタキシャル層２が外
部信号線Ｌ１に直接接続しているために。

その外部信号線Ｌ１に負のサージ電圧−ｖｌが乗ると、
ｐ−型半導体基板１をベース領域とし、トランジスタロ
６領域のエピタキシャル層２をコレクタ領域とし、ダイ
オ−ドロ２３５領域のエピタキシャル層２をエミッタ領
域とするような寄生ｎｐｎトランジスタＱｓｌが形成さ
れてしまう。

そして、この寄生ｎｐｎトランジスタＱｓｌによって、
ｐｎｐｈランジスタＱ６領域のエピタキシャルＭ２から
ダイオ−ドロ２３５領域のエピタキシャル層２２に電流
Ｉ２が引き込まれ、これによって回路の動作に異常が生
じる、という問題点が生じるということが本発明者によ
って明らかにされた。

例えば、第４図に示した入力回路が形成されたインター
フェイス用半導体集積回路装置ＩＣでは、外部信号線Ｌ
１に負のサージ電圧−ｖ１が乗ると、ダイオ−ドロ２３
５領域のエピタキシャル層２の電位が負側に引かれるこ
とにより、上記寄生ｎｐｎバイポーラトランジスタＱｓ
ｌにベース電流■１が流れる。このベース電流１１は寄
生ｎｐｎトランジスタＱｓｌによって増幅される。そし
て、この増幅された電流■２が、トランジスタロ６領域
のエピタキシャル層２からダイオ−ドロ２３５領域のエ
ピタキシャル層２に流れ込む。このとき。

その電流Ｉ２はｐｎｐｈランジスタＱ６のベース電流と
なる。これにより、ｐｎｐｈランジスタＱ６には、その
電流■２を増幅したさらに大きなコレクタ電流■３が流
れる６さらに、そのコレクタ電流■３は、外付のダーリ
ントン・トランジスタＱｂによって大きく増幅され、こ
の増幅された電流が上記外部信号線ＬＬに余分な異常電
流Ｉ４として流れてしまうようになる。つまり、最初の
電流１１が、寄生トランジスタＱｓｌ、ｐｎｐトランジ
スタＱ６．ダーリントン・トランジスタＱｂの各電流増
幅率によってそれぞれに増幅され。

この増幅された電流■４が上記外部信号線Ｌ１に大きな
異常電流として流れるようになってしまう。

そこで、以上のような問題を生じさせないために２本発
明者は、ダイオ−ドロ２３５領域のエピタキシャル層２
とｐｎｐ）−ランジスタロ６領域のエピタキシャル層２
とを電気的に隔離するｐ型分離領域３の幅を大きくし、
これによって上記寄生ｎｐｎｈランジスタＱｓｌの実効
電流増幅率を小さくして該寄生ｎｐｎトランジスタによ
る他の能動素子への影響を実質的に無くすようにするこ
とを検討した。

しかしながら、寄生ｎｐｎトランジスタによる他の能動
素子への影響を実質的に無くすためには、その寄生ｎｐ
ｎトランジスタＱｓｌの実効電流増幅率を例えばｏ、ｏ
ｏｏｓといったような非常に小さな値にしなければなら
ないことが判明した。しかし、このような小さな電流増
幅率を上記ｐ型分離領域３の幅を大きくするだけでもっ
て達成することは、基板サイズやパターン・レイアウト
などの制約によって、現実には無理である、ということ
が本発明者によって明らかとされた。

〔発明の目的〕

この発明の目的は、エピタキシャル層が外部信帯線に直
接接続される構造の半導体集積回路装置にあって、基板
サイズやパターン・レイアウトなどの制約をそれほど受
けない構成でもって、外部信号線が接続される領域のエ
ピタキシャル層と他の能動素子領域のエピタキシャル層
との間に形成される寄生トランジスタの実効電流増幅率
を大幅に低減させることができるようにし、これにより
該寄生トランジスタの影響を確実に防止できるようにし
た半導体集積回路装置技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本発明Ｍ書の記述および添付図面から明らか
になるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、外部信号線が接続されるエピタキシャル層の
周囲に定電流に固定されたエピタキシャル層を設けるこ
とにより、基板サイズやパターン・レイアウトなどの制
約をそれほど受けない構成でもって、外部信号線が接続
される領域のエピタキシャル層と他の能動素子領域のエ
ピタキシャル層との間に形成される寄生トランジスタの
実効電流増幅率を大幅に低減させることができるように
し、これにより該寄生トランジスタの影響を確実に防止
できるようにする、という目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお１図面において同一符号は同一あるいは相当部分を
示す。

第１図はこの発明による半導体集積回路装置の要部にお
ける一実施例を示す。

同図に示す半導体集積回路装置ＩＣは、第４図に示した
入力回路を有するインターフェイス用半導体集積回路装
置であって、その基本的な構成は。

前述した従来のものと同様である。すなわち、同図に示
す半導体集積回路装置ＩＣは、第１導電型半導体基板と
してのｐ−型シリコン半導体基板１に第２導電型半導体
であるｎ−型シリコンエピタキシャル層２を形成してな
る半導体基体を用いて構成されている。エピタキシャル
層２は、基板１と同電位（−ｖｂｂ）のｐ型分離領域３
によって電気的に分割されている。各分割領域には、前
記タイオードＱ２３５や前記ｐｎｐｈランジスタＱ６な
どがそれぞれに形成されている。ダイオードＱ２３５は
、ｎ−型エピタキシャル層２と、該エピタキシャル層２
中に選択形成されたｐ型拡散層４３とによって形成され
る＊　ｐｎｐトランジスタＱ６は、ｎ−型エピタキシャ
ル層２と、該エピタキシャル層２中に選択形成されたｐ
型拡散層４１．４２とによって形成される。５１．５２
はそれぞれ電極取出しのためのｎ３型拡散層、６は表面
絶縁膜、７は電極をそれぞれ示す。

ここで、第１図に示した半導体集積回路装置では、“上
述した構成に加えて、第２図に示すように、上記エピタ
キシャル層２が外部信号線Ｌ１に接続される構成の素子
領域すなわちここではダイオ−ＦＱ２３５領域の周囲に
、エピタキシャル層２による独立の定電位領域（Ｃ２）
が設けられている。

さらに、この定電位領域（Ｃ２）のエピタキシャル層２
は、ｎ′″型拡散拡散層５３び電極７を介して接地電位
ＧＮＤに接続されている。

第２図は、第１図に示した半導体集積回路装置ＩＣの平
面レイアウト状態の一実施例を示す。

上述した半導体集積回路装置ＩＣでは、第１図に示すよ
うに、トランジスタＱ６のベース領域を第１のコレクタ
領域ＣＩとする第１の寄生ｎｐｎトランジスタＱｓｌと
ともに、上記定電位領域を第２のコレクタ領域Ｃ２とす
る第２の寄生バイポーラトランジスタＱｓ２が形成され
るようになる。

第１の寄生バイポーラトランジスタＱｓｌは、前述した
従来の半導体集積回路装置にて生じていたものであるが
、第２の寄生バイポーラトランジスタＱｓ２は、上記定
電位領域Ｃ２によって新たに生じるようになったもので
ある。第１．第２の寄生バイポーラトランジスタＱＳＩ
、ＱＳ２は、そのベー゛ス領域およびエミッタ領域が共
通になっている。これにより、第１．第２の寄生ｎｐｎ
トランジスタＱｓｌ、Ｑｓ２は、第１．第２の２つのコ
レクタ領域Ｃ１，Ｃ２を有する一種のマルチ・コレクタ
型ｎｐｎトランジスタを形成する。

、さて、上述した半導体集積回路装置ＩＣでは、外部信
号線Ｌ１に負のサージ電圧−ｖｌが乗ると、上記第１．
第２の寄生ｎｐｎトランジスタＱｓｌ。

Ｑ　ｓ　２の対エミッタ電位が正側に高くなるが、゛こ
れによって流れるコレクタ電流■２は主に上記第２のコ
レクタ領域Ｃ２に集中し流れ、上記第［のコレクタ領域
Ｃ２からはほとんど流れなくなった。

これにより、第１寄生ｎｐｎトランジスタＱｓｌの実効
電流増幅率は大幅に低減させられるようになった。さら
に、その第１のｎｐｎトランジスタＱｓｌの実効電流増
幅率は、上記第２のコレクタ領域Ｃ２の電位によって制
御することができ、例えばその第２のコレクタ領域Ｃ２
を接地電位ＧＮＤに接続することにより、第１寄生ｎｐ
ｎトランジスタＱｓｌの電流増幅率をｏ、ｏｏｏｓ程度
にまで下げることができるようになった。

二こで、第３図（ａ）は上記ｐ型分離領域３の幅２と上
記第１の寄生ｎｐｎトランジスタＱｓＬの実効電流増幅
率Ｈｆｅとの関係を、同図（ｂ）は上記第２のコレクタ
領域Ｃ２の電位Ｖｃｅと上記電流増幅率Ｈｆｅとの関係
をそれぞれ示す。同図（ａ）と（ｂ）の比較から明らか
なように、上記第２のコレクタ領域Ｃ２の電位を高くす
ることによって、Ｐ型分離領域３の帽Ωを大きくするだ
けでは到底得られないような小さな電流増幅率が簡単に
達成される。これにより、基板ｌのサイズやパターン・
レイアウトなどの制約をそれほど受けない構成でもって
、外部信号線Ｌ１が接続される領域のエピタキシャル層
２と他の能動素子領域のエピタキシャル層２との間に形
成される寄生トランジスタＱｓｌの実効電流増幅率を大
幅に低減させることができ、これにより外部信号線Ｌ１
に余分な異常電流が流れることが確実に防止されるよう
になる。また、上記第２のコレクタ領域Ｃ２上のスペー
スは、例えば金属膜抵抗を形成するためなどに有効に利
用することができる。

〔効果〕

（１）外部信号線が接続されるエピタキシャル層の周囲
に定電位に固定されたエピタキシャル層を設けることに
より、基板サイズやパターン・レイアウトなどの制約を
それほど受けない構成でもって、外部信号線が接続され
る領域のエピタキシャル層と他の能動素子領域のエピタ
キシャル層との間に形成される寄生トランジスタの実効
電流増幅率を大幅に低減させることができ、これにより
該寄生トランジスタの影響を確実に防止できるようにな
る、という効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記ダイオ
ードＱ２３５は他の種類の素子であってもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるインターフェイス用
半導体集積回路装置の技術に適用した場合について説明
したが、それに限定されるものではなく１例えば、出力
ドライバ用半導体集積回路装置の技術などにも適用でき
る。少なくともエピタキシャル層が外部に直接接続され
る条件のものには適用できる。

【図面の簡単な説明】

第１図はこの発明による半導体集積回路装置の要部にお
ける一実施例を示す断面図。 第２図は第１図に示した半導体集積回路装置の平面レイ
アウト状態を示す図、 第３図はこの発明による半導体集積回路装置の動作を説
明するための特性図。 第４図はインターフェイス用半導体集積回路装置に形成
される回路の一例を示す図。 第５図は従来のインターフェイス用半導体集積回路装置
の一例を示す断面図である。 ＩＣ・・・半導体集積回路装置、ｌ・・・第１導電型半
導体基板（ｐ−型半導体基板）、２・・・第２導電型エ
ピタ゛キシヤル層（ｎ−型エピタキシャル層）、３・・
・ｐ型分離領域、４１，４２．４３・・・Ｐ型拡散層、
５１，５２．５３・・電極取出用ｎゝ型型数散層Ｑ２３
５・・・エピタキシャル層が外部信号線に接続される構
造の素子（ダイオード）、Ｑ６・・・ｐｎｐトランジス
タ、Ｑｂ・・・外付のダーリントン・トランジスタ、Ｒ
ｂ・・・外付抵抗、Ｌｌ・・・外部信号線。 −ｖｌ・・・負のサージ電圧、−ｖｂｂ・・・負電源電
位、ＧＮＤ・・・接地電位、Ｑ　ｓ　１　＋　Ｑ　ｓ　
２・・・寄生バイポーラトランジスタ、Ｃ１・・・寄生
バイポーラ１〜ランジスタＱｓｌのコレクタ領域、Ｃ２
・・・定電位領域（寄生バイポーラトランジスタＱｓ２
のコレクタ領域）、■１〜Ｉ４・・・寄生バイポーラト
ランジスタＱｓｌに原因して流れる電流。

Claims (1)

1. 【特許請求の範囲】 １、第１導電型半導体基板に第２導電型半導体エピタキ
   シャル層を形成してなる半導体基体が使用され、かつ上
   記エピタキシャル層が外部信号線に接続される構造の素
   子が形成された半導体集積回路装置であって、上記エピ
   タキシャル層が外部信号線に接続される構造の素子の周
   囲に、エピタキシャル層による独立の定電位領域を設け
   たことを特徴とする半導体集積回路装置。 ２、上記定電位領域が接地電位に接続されていることを
   特徴とする特許請求の範囲第１項記載の半導体集積回路
   装置。