JPS61134015A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61134015A
JPS61134015A JP25607384A JP25607384A JPS61134015A JP S61134015 A JPS61134015 A JP S61134015A JP 25607384 A JP25607384 A JP 25607384A JP 25607384 A JP25607384 A JP 25607384A JP S61134015 A JPS61134015 A JP S61134015A
Authority
JP
Japan
Prior art keywords
diffusion
film
spin
oxygen plasma
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25607384A
Other languages
English (en)
Inventor
Tadakatsu Yamaguchi
忠克 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25607384A priority Critical patent/JPS61134015A/ja
Publication of JPS61134015A publication Critical patent/JPS61134015A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半纏体クエーハIC液伏の拡散源を塗布し、
熱処理によって前記不純物を前記ウェーハ内に拡散する
。いわゆるスピンオン拡散法による不純物拡散工程を含
む半導体装置の製造方法に関する。
〔従来の技術〕
半導体ワエーハに、8b、Asなどの不純物拡散源を形
成するための簡易な方法として、スピ7オンノース迩布
によるスピンオン拡散法がある0スピンオン拡敢法す二
、スピンオン慮布前の半導体ヮエーハの表面の汚れ罠敏
感に反応し、aセット等の外観異常が発生しゃすい0こ
のため、スピンオン拡散法における%酸化膜の拡散パタ
ーン形成のための7オトリングラフイエ程のレジスト剥
離には、有機薬品による剥離よりも、一層レシスト除去
効果の大きな酸素グラズマによる灰化剥離方法が有利で
ある。
〔発明が解決しようとする問題点〕
しかしながら、この酸素プラズマによるレジスト剥離は
、その剥離過程で、シリコンの露出した被拡散部分表面
に25X前後の酸化性被膜を形成する。この酸素プラズ
マによって生じた薄い酸化性被膜は、ボロン、リン等の
ガス拡散やイオン注入に対してはほとんど障害とはなシ
得ないが、スピンオン拡散に対しては拡散層抵抗が高く
なり問題である。
〔問題点を解決するための手段〕
上記スピンオン拡散において、酸素プラズマによるフォ
トレジスト剥離工程で生じる拡散面上の酸化性被膜によ
る拡散障害に対し、本発明では、前記酸素グラズマによ
るフォトレジスト剥離に続いて7ツ酸処理を行い、前記
拡散面上の酸化性被膜を取り除く。
〔実施例〕
つぎに本発明を実施例により説明する。
第1図ないし第3図は本発明の一実施例に係る酸化性被
膜除去を説明するための工程順の断面図である。まず第
1図に示すように、半導体ウェーハ1の表面に絶縁性の
岐化膜2を形成し、フォトエツチングによシフオドレジ
スト膜3をマスクとして、拡散部の酸化膜2を選択的に
除去して窓をあける。つぎに、残りのレジスト膜3を酸
素グラズマにより灰化除去して第2図のようにする。こ
の際、酸素プラズマに晒される拡散窓の部分には25A
程度の酸化性被膜4が形成される。この酸化性被膜を七
のままにしてスピンオン拡散を行うと、有機薬品、また
は硝酸−硫酸ボイルによりレジスト剥離を行った場合に
比べて、例えば、Sbのスピンオン拡散では、約5%拡
散層抵抗が向くなる。機素プラズマ剥離を採用した場合
のこの拡散層抵抗の上昇は、酸素プラズマにより生じた
鹸化性被膜が、スピンオン拡散源(対してバリアとして
働くためであるが、この東北性被膜は、フッ酸系の薬品
、例えば、50チフッ化水素酸:純水=1:10溶液3
0秒程度の処理により容易に除去可能である。第3図は
このようにして酸化性被膜4を除去して拡散面5を蕗出
させた状態を示すものである。
〔発明の効果〕
本発明によれば、上に述べたように、酸素グラズマによ
るフォトレジスト剥離の際に生ずる酸化性被膜を、フッ
酸系薬品によシ除去することにより、スピンオン拡散の
層抵抗上昇を回避することができ、フォトリングラフィ
工程のレジスト剥離に酸素グラダマ法を何の障害もなし
に適用できるようになる。
【図面の簡単な説明】
第1〜第3図は、本発明の一実施例【係るフォトレジス
ト除去を工程順に示したIlr面図である。 1・・・・・半導体ウェー・・、2・・・・・酸化膜、
3・・・・・・フォトレジヌト膜、4・・ 酸化性被膜
、5・・・・・拡散窓あけ面。 第1 図 第2図 1?、3’7

Claims (1)

    【特許請求の範囲】
  1.  半導体ウェーハの一主面上の酸化膜の上にフォトレジ
    ストのパターンを形成し、このフォトレジストのパター
    ンをマスクとして前記酸化膜に拡散窓をあけ、つぎに前
    記残りのフォトレジストを除去後前記窓あけ部に不純物
    拡散源を塗布し、しかる後熱処理によって前記不純物を
    前記ウェーハ内に拡散することを含む半導体装置の製造
    方法において、前記フォトレジストの除去には酸素プラ
    ズマを用い、前記フォトレジスト除去後にフッ酸処理を
    行って、前記フォトレジスト除去に伴なって前記窓あけ
    部に形成された酸化性被膜を除去することを特徴とする
    半導体装置の製造方法。
JP25607384A 1984-12-04 1984-12-04 半導体装置の製造方法 Pending JPS61134015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25607384A JPS61134015A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25607384A JPS61134015A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61134015A true JPS61134015A (ja) 1986-06-21

Family

ID=17287514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25607384A Pending JPS61134015A (ja) 1984-12-04 1984-12-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61134015A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744402A (en) * 1994-11-30 1998-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744402A (en) * 1994-11-30 1998-04-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
JPH02100326A (ja) 高耐圧mos型半導体装置の製造方法
JPS62271435A (ja) レジストの剥離方法
US6713397B2 (en) Manufacturing method of semiconductor device
JPS61134015A (ja) 半導体装置の製造方法
US3767493A (en) Two-step photo-etching method for semiconductors
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
JPS62125633A (ja) 半導体装置の製造方法
JPS6119133A (ja) 半導体装置の製造方法
KR0124636B1 (ko) 포토레지스트 제거방법
JPH0122731B2 (ja)
JPS61141125A (ja) イオン注入方法
JP2002094069A (ja) 薄膜トランジスタおよびその製造方法
JP3740792B2 (ja) 半導体装置の製造方法
JPH06326101A (ja) 半導体素子の製造方法
JP2817226B2 (ja) 半導体装置の製造方法
JPH088262A (ja) 半導体装置の製造方法
KR960013781B1 (ko) 필드산화막 제조방법
JPH01202819A (ja) 半導体装置の製造方法
JPH03276627A (ja) 半導体装置の製造方法
JPS60233824A (ja) 半導体基板の処理方法
JPS6041243A (ja) 半導体装置の製造方法
KR100252859B1 (ko) 반도체 소자의 제조방법
JPS58171823A (ja) 半導体装置の製造方法
JPS59179149A (ja) InP陽極酸化膜のエツチング方法
JPS63284861A (ja) 半導体装置の製造方法