JPS6113291A - デイスプレイ領域を生成する制御回路及び方法 - Google Patents
デイスプレイ領域を生成する制御回路及び方法Info
- Publication number
- JPS6113291A JPS6113291A JP60125277A JP12527785A JPS6113291A JP S6113291 A JPS6113291 A JP S6113291A JP 60125277 A JP60125277 A JP 60125277A JP 12527785 A JP12527785 A JP 12527785A JP S6113291 A JPS6113291 A JP S6113291A
- Authority
- JP
- Japan
- Prior art keywords
- independent
- display area
- window
- detection means
- boundary detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
- G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一般には陰極線管（ＣＲＴ ）ディスプレイに
おける独立スクロール可能な（ｓｃｒｏｌ １ａｂｌｅ
）ディスプレイ領域（時折「窓」と呼ばれる）の提供（
ｐｒｏｖｉ−ｓ ｊｃ＋ｎ ）及び前記の窓におけるス
クローリングの準備に関する。更に詳細には、本発明は
ビット・マツブト（ｂｉｔ−ｍａｐｐｅｄ）データディ
スプレイシステムにおけるウィンドウィング（ｗｉｎｄ
ｏｗｉｎｇ＞及びスクローリング双方を提供するための
比較的簡単な回路に関する。
おける独立スクロール可能な（ｓｃｒｏｌ １ａｂｌｅ
）ディスプレイ領域（時折「窓」と呼ばれる）の提供（
ｐｒｏｖｉ−ｓ ｊｃ＋ｎ ）及び前記の窓におけるス
クローリングの準備に関する。更に詳細には、本発明は
ビット・マツブト（ｂｉｔ−ｍａｐｐｅｄ）データディ
スプレイシステムにおけるウィンドウィング（ｗｉｎｄ
ｏｗｉｎｇ＞及びスクローリング双方を提供するための
比較的簡単な回路に関する。
従来の技術及び発明が解決しようとする問題点窓機能及
びスクローリング機能の双方を提供するために従来技術
には多（の機構が存在する。「部分的スクローリングビ
デオゼネレータ（ＰａｒｔｉａｌＳｃｒｏｌｌｉｎｇ
Ｖｉｄｅｏ Ｇｅｎｅｒａｔｏｒ）Ｊと題するリチャー
ド エヌ・ポツプ（Ｒ１ｃｈａｒｃｊ Ｎ−Ｐｏｐｅ）
等による１９８２年８月３日付の米国特許第４，３４２
゜９９１号はスクローリングシステムについて記述しで
いる。この特許の第３欄頂部に、スクローリングは従来
のデザインのＣＲＴＣ（Ｉｌ！極線管制御器（ｃａｔｈ
ｏｄｅ−ｒａｙ ｔｕｂｅ ｃｏｎｔｒｏｌｌｅｒ））
からアドレスするリフレッシュメモリを除くことによっ
て、且つ第１のマルチプレクサを通りリフレッシュメモ
リのアドレス入力に交互にアクセスするす７レツｌ） シュアドレスカウンタ及ゾ間接アドレスカウンタとして
プリセット可能な２進カウンタを取替えることによって
達成されると述べている。
びスクローリング機能の双方を提供するために従来技術
には多（の機構が存在する。「部分的スクローリングビ
デオゼネレータ（ＰａｒｔｉａｌＳｃｒｏｌｌｉｎｇ
Ｖｉｄｅｏ Ｇｅｎｅｒａｔｏｒ）Ｊと題するリチャー
ド エヌ・ポツプ（Ｒ１ｃｈａｒｃｊ Ｎ−Ｐｏｐｅ）
等による１９８２年８月３日付の米国特許第４，３４２
゜９９１号はスクローリングシステムについて記述しで
いる。この特許の第３欄頂部に、スクローリングは従来
のデザインのＣＲＴＣ（Ｉｌ！極線管制御器（ｃａｔｈ
ｏｄｅ−ｒａｙ ｔｕｂｅ ｃｏｎｔｒｏｌｌｅｒ））
からアドレスするリフレッシュメモリを除くことによっ
て、且つ第１のマルチプレクサを通りリフレッシュメモ
リのアドレス入力に交互にアクセスするす７レツｌ） シュアドレスカウンタ及ゾ間接アドレスカウンタとして
プリセット可能な２進カウンタを取替えることによって
達成されると述べている。
「スロースクローリングボジショニングを提供する制御
手段及びデータディスプレイシステムにお１するスペー
シング（Ｃｏｎｔｒｏｌ Ｍｅａｎｓ ｔ。
手段及びデータディスプレイシステムにお１するスペー
シング（Ｃｏｎｔｒｏｌ Ｍｅａｎｓ ｔ。
Ｐｒｏｖｉｄｅ Ｓ ｌｏｗ ＳｃｒｏｌｌｉｎｇＰｏ
ｓｉｔｉｏｎｉｎｇａｎｄＳｐａｃｉｎｇ ｉｎ ａ
Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｐｌａｙ ５ｙｓ
ｔ−ｅｓ＋）Ｊと題するチャールス エル・セイツ等（
Ｃｈａｒ−１ｅｓ Ｌ −５ｅｉｔｚ）による１９８１
年８月１８日付の米国特許＄４．２８４，９８８号はス
クローリング機能を提供する他の手段についで記載して
いる。
ｓｉｔｉｏｎｉｎｇａｎｄＳｐａｃｉｎｇ ｉｎ ａ
Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｐｌａｙ ５ｙｓ
ｔ−ｅｓ＋）Ｊと題するチャールス エル・セイツ等（
Ｃｈａｒ−１ｅｓ Ｌ −５ｅｉｔｚ）による１９８１
年８月１８日付の米国特許＄４．２８４，９８８号はス
クローリング機能を提供する他の手段についで記載して
いる。
その特許の第１１欄に記載されている如く、文学論（ｃ
ｈａｒａｃｔｅｒ ｗｈｅｅｌ）が使用されており、そ
して３つのパラメータ（即ち、初期の位置、カウント及
びマスク）が各文字ラインの初めにそれぞれのレジスタ
内にロードされる。これ等のパラメータを調整すること
によって、文字ラインの初期の走査ラインは文字スペー
スの底部に加えられる追加の走査ラインと共に自動的に
上に移動する残りの走査ラインと共に抹消されることが
でき、そして文字はその結果上に移動するように思われ
る。
ｈａｒａｃｔｅｒ ｗｈｅｅｌ）が使用されており、そ
して３つのパラメータ（即ち、初期の位置、カウント及
びマスク）が各文字ラインの初めにそれぞれのレジスタ
内にロードされる。これ等のパラメータを調整すること
によって、文字ラインの初期の走査ラインは文字スペー
スの底部に加えられる追加の走査ラインと共に自動的に
上に移動する残りの走査ラインと共に抹消されることが
でき、そして文字はその結果上に移動するように思われ
る。
他の機構は［スクローリングディスプレイリフレッシュ
メモリアドレス生成装置（Ｓｃｒｏｌｌｉｎｇ Ｄｉｓ
ｐｌａｙ Ｒｅｆｒｅｓｈ Ｍｅｍｏｒｙ Ａｄｒｅｓ
ｓ ＧｅｎｅｒａｔｉｏｎＡ ｐｐａｒａｔｕｓ）Ｊと
題するグビット ビ・オーゝキー７等（Ｄａｖｉｄ Ｂ
−０’Ｋｅｅｆｅ ｅｔ ａｌ）による１９８３年３月
１日付米国特許第４，３７５，６３８号に記載されてい
る。その特許の第２欄に述べられでいる如く、ライン６
１で始っている、文字情報の行はディスプレイ制御器リ
フレッシュメモリ内に固定長の行で記憶される。ディス
プレイ制御器はロールレノスタ（ｒｏｌｌ ｒｅｇｉｓ
ｔｅｒ）を含み、これはディスプレイスクリーン上の情
報がロールされる（スクロールされる）べき行数に対応
する値をロードされ、そしてこの値は再配置されたアド
レスを生成するのに使用され、再配置されたアドレスは
リフレッシュメモリ内に記憶それた文字情報を取り戻す
のに使用される。
メモリアドレス生成装置（Ｓｃｒｏｌｌｉｎｇ Ｄｉｓ
ｐｌａｙ Ｒｅｆｒｅｓｈ Ｍｅｍｏｒｙ Ａｄｒｅｓ
ｓ ＧｅｎｅｒａｔｉｏｎＡ ｐｐａｒａｔｕｓ）Ｊと
題するグビット ビ・オーゝキー７等（Ｄａｖｉｄ Ｂ
−０’Ｋｅｅｆｅ ｅｔ ａｌ）による１９８３年３月
１日付米国特許第４，３７５，６３８号に記載されてい
る。その特許の第２欄に述べられでいる如く、ライン６
１で始っている、文字情報の行はディスプレイ制御器リ
フレッシュメモリ内に固定長の行で記憶される。ディス
プレイ制御器はロールレノスタ（ｒｏｌｌ ｒｅｇｉｓ
ｔｅｒ）を含み、これはディスプレイスクリーン上の情
報がロールされる（スクロールされる）べき行数に対応
する値をロードされ、そしてこの値は再配置されたアド
レスを生成するのに使用され、再配置されたアドレスは
リフレッシュメモリ内に記憶それた文字情報を取り戻す
のに使用される。
この分野に関するなお他の特許は：「多重スクローリン
グ領域のためのディスプレイ制御器（Ｄ １ｓｐ−１ａ
ｙ Ｃｏｎｔｒｏｌｌｅｒ Ｆｏｒ Ｍｕｌｔｉｐｌｅ
ＳｃｒｏｌｌｉｎｇＲｅｇｉｏｎｓ）Ｊと題するワイ
・シー・バンプイア等（Ｙ、 Ｃ，Ｐａｎｄｙａ ｅｔ
ａｌ）による１９８３年５月３１日付の米国特許第４
，３８６，４１０号；「多重スクローリング領域を有す
るディスプレイシステム（Ｄ １ｓｐｌａｙ Ｓｙｓｔ
ｅｍ ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｓｃｒｏｌｌｉｎ
ｇＲｅｇｉｏｎｓ）Ｊと題するエル噂エフ・ワット等（
Ｌ。
グ領域のためのディスプレイ制御器（Ｄ １ｓｐ−１ａ
ｙ Ｃｏｎｔｒｏｌｌｅｒ Ｆｏｒ Ｍｕｌｔｉｐｌｅ
ＳｃｒｏｌｌｉｎｇＲｅｇｉｏｎｓ）Ｊと題するワイ
・シー・バンプイア等（Ｙ、 Ｃ，Ｐａｎｄｙａ ｅｔ
ａｌ）による１９８３年５月３１日付の米国特許第４
，３８６，４１０号；「多重スクローリング領域を有す
るディスプレイシステム（Ｄ １ｓｐｌａｙ Ｓｙｓｔ
ｅｍ ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｓｃｒｏｌｌｉｎ
ｇＲｅｇｉｏｎｓ）Ｊと題するエル噂エフ・ワット等（
Ｌ。
Ｆ 、 Ｗａｔｔ ｅｔ ａｌ）による１９８３年１０
月２５日付の米国特許第４，４１２，２９４号；「ビデ
オディスプレイモジュールのための制御装置（Ｃｏｎｔ
、ｒｏｌＤ ｅｖｉｃｅ Ｆ ｏｒ Ｖ １ｄｅｏ Ｄ
１ｓｐｌａｙ Ｍｏｄｕｌｅ）Ｊと題するエル・７エ
ルセンシユタイン（■−・Ｆ ｅｌｓｅｎｓｔｅｉ−ｎ
）による１９７９年２月２０日付の米国特許第４゜１４
１．００３号；［可視ディスプレイ装置のためのスクロ
ーリング回路（Ｓ ｃｒｏｌｌｉｎｇＣ１ｒｃｕｉｔ
Ｆ ｏｒａ Ｖ １ｓｕａｌ Ｄ ｉ、５ｐｌｙ Ａ
ｐｐａｒａｔｕｓ）Ｊと題するノー・シー・ジベル（Ｇ
、 Ｃ９Ｚｏｂｅｌ）による１９７５年９月２日付の米
国特許第３，９０３，５１０号；及１「自動ベージング
を有するビデオディスプレイターミナル（Ｖ １ｃｌｅ
ｏ Ｄ １ｓｐｌｙ Ｔｅｒｍｉｎａｌ ＷｉｔｈＡ
ｕｔｏ論ａｔｉｃ Ｐ ａｇｉｎｇ）Ｊと題するエイ・
ジエイ・クラインシュニッツ（Ａ 、 Ｊ 、 Ｋ
Ｉｅｉｎｓｃｈｎｉｔｚ）による１９７２年８月８日付
の米国特許第３，６８３゜３５９号を含んでいる。
月２５日付の米国特許第４，４１２，２９４号；「ビデ
オディスプレイモジュールのための制御装置（Ｃｏｎｔ
、ｒｏｌＤ ｅｖｉｃｅ Ｆ ｏｒ Ｖ １ｄｅｏ Ｄ
１ｓｐｌａｙ Ｍｏｄｕｌｅ）Ｊと題するエル・７エ
ルセンシユタイン（■−・Ｆ ｅｌｓｅｎｓｔｅｉ−ｎ
）による１９７９年２月２０日付の米国特許第４゜１４
１．００３号；［可視ディスプレイ装置のためのスクロ
ーリング回路（Ｓ ｃｒｏｌｌｉｎｇＣ１ｒｃｕｉｔ
Ｆ ｏｒａ Ｖ １ｓｕａｌ Ｄ ｉ、５ｐｌｙ Ａ
ｐｐａｒａｔｕｓ）Ｊと題するノー・シー・ジベル（Ｇ
、 Ｃ９Ｚｏｂｅｌ）による１９７５年９月２日付の米
国特許第３，９０３，５１０号；及１「自動ベージング
を有するビデオディスプレイターミナル（Ｖ １ｃｌｅ
ｏ Ｄ １ｓｐｌｙ Ｔｅｒｍｉｎａｌ ＷｉｔｈＡ
ｕｔｏ論ａｔｉｃ Ｐ ａｇｉｎｇ）Ｊと題するエイ・
ジエイ・クラインシュニッツ（Ａ 、 Ｊ 、 Ｋ
Ｉｅｉｎｓｃｈｎｉｔｚ）による１９７２年８月８日付
の米国特許第３，６８３゜３５９号を含んでいる。
問題点を解決するための手段
本発明は窓におれるスクローリングの提供（ｐｒｏ−ｖ
ｉｓｉｏｕ）と結合されたＣＲＴディスプレイ装置上の
ディスプレイに窓の提供に向けられている。本発明はマ
ルチプレクサを制御するのに使用される窓検出回路を提
供することによってこれを達成する；このマルチプレク
サは２つの適切なアドレスの１方を選択すゐのに用いら
れる。このアドレスは窓なし・（ｌｏｎ−ｗｉｎｄｏｗ
）ディスプレイからのアドレスか、又は窓ディスプレイ
からのアドレスであることができる。窓検出回路、極端
に簡易化した言葉では、垂直及び水平方向の双方におい
てＣＲＴディスプレイを監視することによって機能する
。
ｉｓｉｏｕ）と結合されたＣＲＴディスプレイ装置上の
ディスプレイに窓の提供に向けられている。本発明はマ
ルチプレクサを制御するのに使用される窓検出回路を提
供することによってこれを達成する；このマルチプレク
サは２つの適切なアドレスの１方を選択すゐのに用いら
れる。このアドレスは窓なし・（ｌｏｎ−ｗｉｎｄｏｗ
）ディスプレイからのアドレスか、又は窓ディスプレイ
からのアドレスであることができる。窓検出回路、極端
に簡易化した言葉では、垂直及び水平方向の双方におい
てＣＲＴディスプレイを監視することによって機能する
。
水平方向においてディスプレイが窓を指示するときも、
垂直方向においてディスプレイが窓を指示すると鰺も所
定の信号を生成する。
垂直方向においてディスプレイが窓を指示すると鰺も所
定の信号を生成する。
換言すれば、本発明はビット・マツブト（ｂｉｔ−ｍａ
ｐｐｅｄ）データディスプレイシステムにおける陰極線
管（ＣＲＴ ）の面上に独立の、スクロール可能なディ
スプレイ領域を生成するための制御回路であり、この制
御回路は二垂直軸線に沿って独立ディスプレイ領域の開
始を検出する第１の垂直境界検出手段と：垂直軸線に沿
って独立ディスプレイ領域の終了を検出する第２の垂直
境界検出手段と；水平軸線に沿って独立ディスプレイ領
域の開始を検出する第１の水平境界検出手段と；水平軸
線に沿って独立ディスプレイ領域の終了を検出する第２
の水平検出手段と；第１及び第２の垂直境界検出手段並
びに第１及び第２の水平境界手段に応答して、存在する
独立ディスプレイ領域を指示するｗｉｌの値と、存在し
ない独立ディスプレイ領域を指示する第２の値とを有す
る２進信号を生成する制御手段と；２進信号に応答して
、独立ディスプレイ領域に属するメモリアドレスか、又
は独立ディスプレイ領域に属しないメモリアドレスかの
いづれかを選択するメモリアドレス選択手段とを具備し
ている。
ｐｐｅｄ）データディスプレイシステムにおける陰極線
管（ＣＲＴ ）の面上に独立の、スクロール可能なディ
スプレイ領域を生成するための制御回路であり、この制
御回路は二垂直軸線に沿って独立ディスプレイ領域の開
始を検出する第１の垂直境界検出手段と：垂直軸線に沿
って独立ディスプレイ領域の終了を検出する第２の垂直
境界検出手段と；水平軸線に沿って独立ディスプレイ領
域の開始を検出する第１の水平境界検出手段と；水平軸
線に沿って独立ディスプレイ領域の終了を検出する第２
の水平検出手段と；第１及び第２の垂直境界検出手段並
びに第１及び第２の水平境界手段に応答して、存在する
独立ディスプレイ領域を指示するｗｉｌの値と、存在し
ない独立ディスプレイ領域を指示する第２の値とを有す
る２進信号を生成する制御手段と；２進信号に応答して
、独立ディスプレイ領域に属するメモリアドレスか、又
は独立ディスプレイ領域に属しないメモリアドレスかの
いづれかを選択するメモリアドレス選択手段とを具備し
ている。
換言すれば、本発明はビット・マップドデータデイスプ
レイシステムにおける陰極線管（ＣＲＴ ）の面上に独
立スクロール可能なディスプレイ領域を生成する方法で
ある。この方法は：第１の軸線に沿って存在する独立領
域を指示する第１の状態と、第１の軸線に沿って存在し
ない独立領域を指示する第２の状態とを有している第１
の２進信号を生成すること；第２の軸線に沿って存在す
る独立領域を指示する第１の状態と、第２の軸線に沿っ
て存在しない独立領域を指示する第２の状態とを有して
いる第２の２進信号を生成すること；第１及び第２の２
進信号の双方がそれ等の第１の状態にあるとき存在する
独立領域を指示する第１の状態と、第１及び第２の２進
信号の双方がそれ等の第１の状態にあるとき、存在しな
い独立領域を指示する第２の状態とを有している１１５
３の２進信号を生成するように第１及ゾ第２の２進信号
を組合わせること；そして第３の２進信号に応答して第
１のアドレスソース又は第２のアドレスソースのいづれ
かを選択することとを含んでいる。
レイシステムにおける陰極線管（ＣＲＴ ）の面上に独
立スクロール可能なディスプレイ領域を生成する方法で
ある。この方法は：第１の軸線に沿って存在する独立領
域を指示する第１の状態と、第１の軸線に沿って存在し
ない独立領域を指示する第２の状態とを有している第１
の２進信号を生成すること；第２の軸線に沿って存在す
る独立領域を指示する第１の状態と、第２の軸線に沿っ
て存在しない独立領域を指示する第２の状態とを有して
いる第２の２進信号を生成すること；第１及び第２の２
進信号の双方がそれ等の第１の状態にあるとき存在する
独立領域を指示する第１の状態と、第１及び第２の２進
信号の双方がそれ等の第１の状態にあるとき、存在しな
い独立領域を指示する第２の状態とを有している１１５
３の２進信号を生成するように第１及ゾ第２の２進信号
を組合わせること；そして第３の２進信号に応答して第
１のアドレスソース又は第２のアドレスソースのいづれ
かを選択することとを含んでいる。
実施例
添付図面を参照して更に詳細に本発明を説明する。この
場合いくつかの図の中の同様な部分は同じ参照文字によ
って示されている。
場合いくつかの図の中の同様な部分は同じ参照文字によ
って示されている。
第１図はＣＲＴディスプレイ３１にウィンドウィング（
ｗｉｎｄｏｗｉｎｇ）及びスクローリング（ｓｃｒｏｌ
ｌｉｎｇ）を提供するために本発明によって構成された
窓（ｗｉｎｄｏｗ）制御回路３６を含んでいるコンピー
タシステム１０の簡単化された表現を示している。シス
テム１０はモトローラ（Ｍｏｔｏｒｏｌａ）によって製
造された６８０００マイクロプロセツサであるマイクロ
プロセッサ１１の制御下にある。マイクロプロセッサ１
１は１７ビツトデータバス１５を経て１６ビツトバス１
２に連絡している。マイクロプロセッサ１１を除いては
、システム１０め主構成要素はＣＲＴ制御器１３であり
、これはシダネティクス（Ｓ ｉｇｎｅｔｉｅｓ）によ
って製造されたモデル２６７４であって、そして８ビツ
トパス１４、バッファ１６及ｖ８ビツトパス１７を経て
パス１２に接続される。ＲＯＭ（読出し専用メモリ）１
８（実例２７６４Ａ）はビットパス１９を経てパス１２
に接続されている。ＲＯＭ１８の目的はファームウェア
（ｆｉｒ−１ａｒｅ）コードをマイクロプロセッサ１１
に提供することである。
ｗｉｎｄｏｗｉｎｇ）及びスクローリング（ｓｃｒｏｌ
ｌｉｎｇ）を提供するために本発明によって構成された
窓（ｗｉｎｄｏｗ）制御回路３６を含んでいるコンピー
タシステム１０の簡単化された表現を示している。シス
テム１０はモトローラ（Ｍｏｔｏｒｏｌａ）によって製
造された６８０００マイクロプロセツサであるマイクロ
プロセッサ１１の制御下にある。マイクロプロセッサ１
１は１７ビツトデータバス１５を経て１６ビツトバス１
２に連絡している。マイクロプロセッサ１１を除いては
、システム１０め主構成要素はＣＲＴ制御器１３であり
、これはシダネティクス（Ｓ ｉｇｎｅｔｉｅｓ）によ
って製造されたモデル２６７４であって、そして８ビツ
トパス１４、バッファ１６及ｖ８ビツトパス１７を経て
パス１２に接続される。ＲＯＭ（読出し専用メモリ）１
８（実例２７６４Ａ）はビットパス１９を経てパス１２
に接続されている。ＲＯＭ１８の目的はファームウェア
（ｆｉｒ−１ａｒｅ）コードをマイクロプロセッサ１１
に提供することである。
メモリ２１は１６ビ７トパス２２、バッファ２３．１６
ビツトバス２４を経て、及び１６ビツトパス２６、バッ
フＴ２７．１６ビツトバス２８を経てパス１２にインタ
ーフェースされている。ＣＲＴディスプレイ３１はＣＲ
Ｔそれのみならず、またディスプレイを提供することと
関連している標準付属装置を含んでいる。窓制御回路は
１６ビツト両方向パス３７を経てパス１２に接続される
。
ビツトバス２４を経て、及び１６ビツトパス２６、バッ
フＴ２７．１６ビツトバス２８を経てパス１２にインタ
ーフェースされている。ＣＲＴディスプレイ３１はＣＲ
Ｔそれのみならず、またディスプレイを提供することと
関連している標準付属装置を含んでいる。窓制御回路は
１６ビツト両方向パス３７を経てパス１２に接続される
。
窓制御回路３６は本明細書に後でより詳細に記載されて
いるウィンドウィング及びスクローリングのための制御
槻能を備えている。付加的な可能出力（ｃａｐａｂｉｌ
ｉｔｉｅｓ）が両方向バス３８、バッフ７−３９、及び
両方向パス４０を経て、パス１２に接ｌ＆されたエキス
パンシヨン（ｅｘｐａｎｓｉｏｎ）インターフェース３
７によって提供される。
いるウィンドウィング及びスクローリングのための制御
槻能を備えている。付加的な可能出力（ｃａｐａｂｉｌ
ｉｔｉｅｓ）が両方向バス３８、バッフ７−３９、及び
両方向パス４０を経て、パス１２に接ｌ＆されたエキス
パンシヨン（ｅｘｐａｎｓｉｏｎ）インターフェース３
７によって提供される。
窓検出回路３６について更に詳細に説明する。
＄２図及ゾ第３図は一緒に第１図において窓制御回路３
６として示された回路を具備しでいる。回路を説明する
ために第２図及び第３図に戻る前に、概念的に何がなさ
れるのかを理解するために第４図を見るのが重要である
。第４図はプレーン（ｐｌａ−ｎｅ）１及びプレーン２
に関する２つのメモリプレーンを示している。プレーン
１はメモリにおける領域の様式化された（ｓｔｙｌｉｚ
ｅｄ）表現であり、その内容がＣＲＴ（即ち、窓なしく
ｎｏｒｒｗｉｎｄｏｗ）メモリ）の面上にディスプレイ
される。プレーン２はメモリにおける領域の様式化され
た表現であって、それ等の内容がＣＲＴ（即ち、窓メモ
リ）の表面上の窓内に表示される。プレーン１において
、窓はプレーン１の境界内の中実の（ｓｏｌｉｃｌ）長
方形８２によって表わされている。プレーン１に含まれ
るメモリ内にあるすべての情報は中実の長方形８２の境
界内のその情報を除いてＣＲＴの表面上にディスプレイ
される。同様に、プレーン２はその面上に示された点線
の長方形８３の境界内のその情報のみをディスプレイす
る。換言すれば、プレーン１内の中実の長方形８２はプ
レーン２上の点線の長方形８２に対応しており、そして
プレーン１内の長方形８２にない情報がディスプレイさ
れ、プレーン２内の長方形８３内のその情報のみがディ
スプレイされる。＊た第４図に示された如く、ブレーン
１内の長方形８２（即ち、窓）は負の下方部分の方に示
された水平な窓境界（ｗｉｎｄｏｗ ｂｏｕｎｄａｒｙ
）と、負の側部の方に指示された垂直な窓境界とを有し
ている。第２図及び第３図に関して論述される回路は水
平な境界及び垂直な境界の双方をまず第１に決定する回
路であり、これ等の２つの境界が一致するとき、窓は存
在すると宣言される。窓が存在すると宣言されたとき、
ＣＲＴにディスプレイされるべ訃メモリのためのアドレ
スはブレーン２から取り出される。窓が存在しないと宣
言されれば、ブレーン１内のメモリはアドレスされる。
６として示された回路を具備しでいる。回路を説明する
ために第２図及び第３図に戻る前に、概念的に何がなさ
れるのかを理解するために第４図を見るのが重要である
。第４図はプレーン（ｐｌａ−ｎｅ）１及びプレーン２
に関する２つのメモリプレーンを示している。プレーン
１はメモリにおける領域の様式化された（ｓｔｙｌｉｚ
ｅｄ）表現であり、その内容がＣＲＴ（即ち、窓なしく
ｎｏｒｒｗｉｎｄｏｗ）メモリ）の面上にディスプレイ
される。プレーン２はメモリにおける領域の様式化され
た表現であって、それ等の内容がＣＲＴ（即ち、窓メモ
リ）の表面上の窓内に表示される。プレーン１において
、窓はプレーン１の境界内の中実の（ｓｏｌｉｃｌ）長
方形８２によって表わされている。プレーン１に含まれ
るメモリ内にあるすべての情報は中実の長方形８２の境
界内のその情報を除いてＣＲＴの表面上にディスプレイ
される。同様に、プレーン２はその面上に示された点線
の長方形８３の境界内のその情報のみをディスプレイす
る。換言すれば、プレーン１内の中実の長方形８２はプ
レーン２上の点線の長方形８２に対応しており、そして
プレーン１内の長方形８２にない情報がディスプレイさ
れ、プレーン２内の長方形８３内のその情報のみがディ
スプレイされる。＊た第４図に示された如く、ブレーン
１内の長方形８２（即ち、窓）は負の下方部分の方に示
された水平な窓境界（ｗｉｎｄｏｗ ｂｏｕｎｄａｒｙ
）と、負の側部の方に指示された垂直な窓境界とを有し
ている。第２図及び第３図に関して論述される回路は水
平な境界及び垂直な境界の双方をまず第１に決定する回
路であり、これ等の２つの境界が一致するとき、窓は存
在すると宣言される。窓が存在すると宣言されたとき、
ＣＲＴにディスプレイされるべ訃メモリのためのアドレ
スはブレーン２から取り出される。窓が存在しないと宣
言されれば、ブレーン１内のメモリはアドレスされる。
第２図は図に示された如（、相互に接続された窓検出回
路４１を示しており、これに注目する。
路４１を示しており、これに注目する。
垂直（Ｖｅｒｔｉｃａｌ）境界検出回路４２は窓の垂直
境界を検出し、一方水平（ｈｏｒｉｚｏｎｔａｌ）境界
検出回路４３が窓の水平境界を検出する。垂直境界検出
回路４２は下記の如く機能する。ラッチ４６（例えばモ
トローラ（Ｍｏｔｏｒｏｌａ）による７４７４）はパス
７４を経てマイクロプロセッサ１１（第１図）からスタ
ート値をロードされる。同様にラッチ４７（例えば、７
４７４）はパス３７を経てマイクロプロセッサ１１（第
１図）からストップ値をロードされる。カウンタ４８は
カウンタ４８のロード入力に印加される、リード線４４
上の垂直ブランキング信号の制御下でラッチ４６から初
期値をロードされる。カウンタ４８はモトローラによっ
て製造されたモデル７４１６１である。カウンタ４９は
そのロード入力に印加されるリード線４４上の垂直ブラ
ンキング信号の制御下でラッチ４７から初期値をロード
される。カウンタ４９はモトローラによって製造それた
モデル７４１６１である。ラッチ４６内に記憶された値
はカウンタ４８が所望の点で（例えば垂直窓境界が始ま
るべきところ）オーバー７０−するようになっている。
境界を検出し、一方水平（ｈｏｒｉｚｏｎｔａｌ）境界
検出回路４３が窓の水平境界を検出する。垂直境界検出
回路４２は下記の如く機能する。ラッチ４６（例えばモ
トローラ（Ｍｏｔｏｒｏｌａ）による７４７４）はパス
７４を経てマイクロプロセッサ１１（第１図）からスタ
ート値をロードされる。同様にラッチ４７（例えば、７
４７４）はパス３７を経てマイクロプロセッサ１１（第
１図）からストップ値をロードされる。カウンタ４８は
カウンタ４８のロード入力に印加される、リード線４４
上の垂直ブランキング信号の制御下でラッチ４６から初
期値をロードされる。カウンタ４８はモトローラによっ
て製造されたモデル７４１６１である。カウンタ４９は
そのロード入力に印加されるリード線４４上の垂直ブラ
ンキング信号の制御下でラッチ４７から初期値をロード
される。カウンタ４９はモトローラによって製造それた
モデル７４１６１である。ラッチ４６内に記憶された値
はカウンタ４８が所望の点で（例えば垂直窓境界が始ま
るべきところ）オーバー７０−するようになっている。
同様に、カウンタ４９はラッチ４７から値をロードされ
て、カウンタ４９が所望の点で（例えば垂直窓境界が終
るべきところ）オーバー７０−するようになっている。
て、カウンタ４９が所望の点で（例えば垂直窓境界が終
るべきところ）オーバー７０−するようになっている。
カウンタ４８からのオーバー７０−信号はリード線５１
によってフリップ・フロップ５３（例えば７４１０９）
のＪ−人力に印加される。リード線５２上のカウンタ４
９からのオーバーフロー信号はフリップ・フロップ５３
のに一人力に印加される。フリップ・フロップ５３のＱ
−出力は窓が存在すると見なされたとき論理１信号であ
り、窓が存在しないと見なされ−たとき論理０信号であ
る。
によってフリップ・フロップ５３（例えば７４１０９）
のＪ−人力に印加される。リード線５２上のカウンタ４
９からのオーバーフロー信号はフリップ・フロップ５３
のに一人力に印加される。フリップ・フロップ５３のＱ
−出力は窓が存在すると見なされたとき論理１信号であ
り、窓が存在しないと見なされ−たとき論理０信号であ
る。
フリップ・フロップ５３のＱ−出力はリード線５４を経
てアンドデート５６の１方の入力に印加される。
てアンドデート５６の１方の入力に印加される。
水平境界検出回路４３は回路４２と同様な様式でオペレ
ートする。ラッチ５７（例えば、７４７４）はバス３７
を経てマイクロプロセッサ１１（第１図）からスタート
値をロードされる。同様に、ラッチ５８（例えば７４７
４）はバス３７を経てマイクロプロセッサ１１（第１図
）からストップ値をロードされる。カウンタ６１（例え
ば、ａ７４１６１）はカウンタ６１のロード入力に印加
されるリード線６３上の水平ブランキング信号の制御の
下でラッチ５７から初期値をロードされる。ラッチ５７
からカウンタ６１に印加された初期値は、所望の点で、
即ち水平窓境界がスタートすべきところでオーバ７０−
が生ずるようになっている。同様に、カウンター６２（
例えば、ａ７４１６１）はそのロード入力に印加される
、リード１１６Ｂ上の水平ブランキング信号の制御下で
ラッチ５８から初期値°をロードされる。ラッチ５８か
らカウンタ６２に印加される初期値は、所望の点で、即
ち水平窓境界がストップしたいところでオーバ７０−が
生ずるようになっている。リード線６４上のカウンタ６
１からのオニバフ０一信号はフリップ・フロップ６６の
Ｊ−人力に印加される。リード線６７上のカウンタ６２
からのオーバ７０−信号は７リツプ・７ａツブ６６のに
一人力に印加される。
ートする。ラッチ５７（例えば、７４７４）はバス３７
を経てマイクロプロセッサ１１（第１図）からスタート
値をロードされる。同様に、ラッチ５８（例えば７４７
４）はバス３７を経てマイクロプロセッサ１１（第１図
）からストップ値をロードされる。カウンタ６１（例え
ば、ａ７４１６１）はカウンタ６１のロード入力に印加
されるリード線６３上の水平ブランキング信号の制御の
下でラッチ５７から初期値をロードされる。ラッチ５７
からカウンタ６１に印加された初期値は、所望の点で、
即ち水平窓境界がスタートすべきところでオーバ７０−
が生ずるようになっている。同様に、カウンター６２（
例えば、ａ７４１６１）はそのロード入力に印加される
、リード１１６Ｂ上の水平ブランキング信号の制御下で
ラッチ５８から初期値°をロードされる。ラッチ５８か
らカウンタ６２に印加される初期値は、所望の点で、即
ち水平窓境界がストップしたいところでオーバ７０−が
生ずるようになっている。リード線６４上のカウンタ６
１からのオニバフ０一信号はフリップ・フロップ６６の
Ｊ−人力に印加される。リード線６７上のカウンタ６２
からのオーバ７０−信号は７リツプ・７ａツブ６６のに
一人力に印加される。
リード線６８上の７リツプ・プロップ６６のＱ−出力は
アンドデート５６の入力の１方に印加される。リード１
１６Ｂ上の７リツ゛ブ・７０ツブのＱ−出力は窓が存在
するとみなされるとき論理１であり、そして窓が存在し
ないと見なされるとき論理０である。その結果、アンド
デート５６の出力（す−ド線５９上の）は窓が存在する
とき論理１であり、そして窓が存在しないと見なされる
とき論理０である。
アンドデート５６の入力の１方に印加される。リード１
１６Ｂ上の７リツ゛ブ・７０ツブのＱ−出力は窓が存在
するとみなされるとき論理１であり、そして窓が存在し
ないと見なされるとき論理０である。その結果、アンド
デート５６の出力（す−ド線５９上の）は窓が存在する
とき論理１であり、そして窓が存在しないと見なされる
とき論理０である。
ディスプレイスクリーンの上方部分に中心のある、約５
インチ（約１２７ｍ＋ｅ）平方の窓に対する例示的な実
施例として、ラッチ４６内に記憶された値はＦＦＡ（１
６進方で）であり、ラッチ４７内に記憶された値はＦＥ
Ｂ（１６進法で）であり、ラッチ５７内に記憶された値
はＥｌ（１６進法で）であり、そして最後に、ラッチ５
８内に記憶された値はＥＡ（１６進法で）である。
インチ（約１２７ｍ＋ｅ）平方の窓に対する例示的な実
施例として、ラッチ４６内に記憶された値はＦＦＡ（１
６進方で）であり、ラッチ４７内に記憶された値はＦＥ
Ｂ（１６進法で）であり、ラッチ５７内に記憶された値
はＥｌ（１６進法で）であり、そして最後に、ラッチ５
８内に記憶された値はＥＡ（１６進法で）である。
第３図はアドレスモレ２２５フ回路６９を示している。
アドレスモレ２２９２回路６９の機能はどのアドレスが
メモリ２１（第１図）に印加されるかを選択することで
ある。換言すると、アドレスが窓なしくｎｏｎ−ｗｉｎ
ｄｏｗ）メモリプレーンに対するアドレスであるか、又
はそれが窓メモリプレーンに対するアドレスであるか？
ラッチ７１（例えば、モトローラによらて製造されたモ
デル７４７４）はバス３７を経てマイクロプロセッサ１
１（第１図）からスタートアドレスを受けとる。ラッチ
７１内のこのアドレスは、カウンタ７２の負荷六方に印
加される、リード［７３上の垂直ブランキング信号の制
御下で、窓なしアドレスカウンタ７２内にロードされる
。カウンタ７２の出力は窓なしメモリプレーン、即ち第
４図のプレーン１に対するアドレスである。これ等は１
６ビツトアドレスであり、そしてバス７４を経て、マル
チプレクサ（例えば、７４１５７）のＡ人力に印加され
る。
メモリ２１（第１図）に印加されるかを選択することで
ある。換言すると、アドレスが窓なしくｎｏｎ−ｗｉｎ
ｄｏｗ）メモリプレーンに対するアドレスであるか、又
はそれが窓メモリプレーンに対するアドレスであるか？
ラッチ７１（例えば、モトローラによらて製造されたモ
デル７４７４）はバス３７を経てマイクロプロセッサ１
１（第１図）からスタートアドレスを受けとる。ラッチ
７１内のこのアドレスは、カウンタ７２の負荷六方に印
加される、リード［７３上の垂直ブランキング信号の制
御下で、窓なしアドレスカウンタ７２内にロードされる
。カウンタ７２の出力は窓なしメモリプレーン、即ち第
４図のプレーン１に対するアドレスである。これ等は１
６ビツトアドレスであり、そしてバス７４を経て、マル
チプレクサ（例えば、７４１５７）のＡ人力に印加され
る。
ラッチ７７はバス３７を経てマイクロプロセッサ１１（
第１図）からスターティングアドレスを受けとる。窓７
ドルスカウンタ７８はそのロード入力に印加されるリー
ド線７９上の垂直ブランキング信号の制御下でラッチ７
７の内容をロードされる。カウンタ７８の出力は、第４
図のプレーン２に示された窓８３に含まれている情報の
ためのアドレスを含んでいる１６ビツトパス８１である
。
第１図）からスターティングアドレスを受けとる。窓７
ドルスカウンタ７８はそのロード入力に印加されるリー
ド線７９上の垂直ブランキング信号の制御下でラッチ７
７の内容をロードされる。カウンタ７８の出力は、第４
図のプレーン２に示された窓８３に含まれている情報の
ためのアドレスを含んでいる１６ビツトパス８１である
。
バス８１はマルチプレクサ７６のＢ−人力に印加される
。マルチプレクサ７６の出力は１６ビツトパス３７であ
り、これはメモリ２（第１図）にアドレスをキャリする
。バス３７は両方向バスであり、そして窓制御回路３６
をバス１２に接続するのと同じ第１図及び第２図に示さ
れたバスであることに注目すべきである。
。マルチプレクサ７６の出力は１６ビツトパス３７であ
り、これはメモリ２（第１図）にアドレスをキャリする
。バス３７は両方向バスであり、そして窓制御回路３６
をバス１２に接続するのと同じ第１図及び第２図に示さ
れたバスであることに注目すべきである。
クロックＡは周波数２２．２２２キロヘルツを有してい
る方形波である（水平ブランキング信号と同じ）。
る方形波である（水平ブランキング信号と同じ）。
クロックＢは周波数１．２３７６７〃ヘルツを有してい
る方形波である。ライン４４．７３及び７９上の垂直ブ
ランキング信号の周波数は６０ヘルツである。垂直ブラ
ンキング信号は矩形波形を有しており、且つ周期の９５
．３８パーセントに対して低レベル（ｌｏｗ）である。
る方形波である。ライン４４．７３及び７９上の垂直ブ
ランキング信号の周波数は６０ヘルツである。垂直ブラ
ンキング信号は矩形波形を有しており、且つ周期の９５
．３８パーセントに対して低レベル（ｌｏｗ）である。
ライン６３上の水平ブランキング信号の周波数は２２．
２２２キロヘルツ（４５マイクロ秒の周期）である。水
平ブランキング信号の波形は周期の８０．３５７パーセ
ントに対して低レベルである信号を有している矩形波で
ある。
２２２キロヘルツ（４５マイクロ秒の周期）である。水
平ブランキング信号の波形は周期の８０．３５７パーセ
ントに対して低レベルである信号を有している矩形波で
ある。
上述の実施態様において、窓の境界の大きさは水平方向
に１６絵索（ｐｉｃｔｕｒｅ ｅｌｅｍｅｎｔ）の個別
ステップに増分され、そして垂直方向に１絵素まで増分
されることに注目すべきである。１６絵索のステップ以
外によって水平方向に窓を調整することが望まれるとき
は、これはファームウェア（ｆｉｒ−ｍ ｗａｒｅ）の
制御下で行なわれることができる。）アームウェア（即
ち、ソフトウェア）は従っで１方のメモリプレーンから
他方のメモリプレーンにｆ’ −タを転送するのに使用
される；即ち、窓境界が８絵索（１６の代りに）のステ
ップで増分されるべきであれば、ファームウェアは１方
のメモリプレーンから他方のメモリプレーンにディスプ
レイ情報の８絵索を転送する。この境界領域（ｂｏｕｎ
ｄａｒｙａｒｅａ）（即ち、８絵素幅）のスクローリン
グはまた窓におけるスクローリングに対応するように７
アームウエアの制御下にある。
に１６絵索（ｐｉｃｔｕｒｅ ｅｌｅｍｅｎｔ）の個別
ステップに増分され、そして垂直方向に１絵素まで増分
されることに注目すべきである。１６絵索のステップ以
外によって水平方向に窓を調整することが望まれるとき
は、これはファームウェア（ｆｉｒ−ｍ ｗａｒｅ）の
制御下で行なわれることができる。）アームウェア（即
ち、ソフトウェア）は従っで１方のメモリプレーンから
他方のメモリプレーンにｆ’ −タを転送するのに使用
される；即ち、窓境界が８絵索（１６の代りに）のステ
ップで増分されるべきであれば、ファームウェアは１方
のメモリプレーンから他方のメモリプレーンにディスプ
レイ情報の８絵索を転送する。この境界領域（ｂｏｕｎ
ｄａｒｙａｒｅａ）（即ち、８絵素幅）のスクローリン
グはまた窓におけるスクローリングに対応するように７
アームウエアの制御下にある。
ｔｌＳ１図は主な構成要素の相互接続を示しているＣＲ
Ｔディスプレイユニットの簡単化された全ブロック線図
である； 第２図は窓検出信号を決定する回路を示している簡単化
されたブロック線図である； 第３図は窓又は窓なしアドレスカウンタのいづれかから
のメモリアドレス選択を示している簡単化されたブロッ
ク線図である；そして 第４図は本発明の作動の背後の概念を単に目に見えるに
するための２平面のメモリ（１つの窓メモリ、１つの窓
なしメモリ）の様式化された表現である。 １０・・・コンピュータシステム １１・・・マイクロプロセッサ １２・・・１６ビツトバス １３・・・ＣＲＴ制御器 １４．２３，２７，３２．３８・・・バッフ７４６．４
７，５．７，５８，７１．７７・・・ラッチ４８．４９
，６１．６２・・・カウンタ５３．６６・・・フリップ
・フロップ ５６・・・アンドデート ７２．７８・・・アドレスカウンタ ７６・・・マルチプレクサ ダ２図 噸 都
Ｔディスプレイユニットの簡単化された全ブロック線図
である； 第２図は窓検出信号を決定する回路を示している簡単化
されたブロック線図である； 第３図は窓又は窓なしアドレスカウンタのいづれかから
のメモリアドレス選択を示している簡単化されたブロッ
ク線図である；そして 第４図は本発明の作動の背後の概念を単に目に見えるに
するための２平面のメモリ（１つの窓メモリ、１つの窓
なしメモリ）の様式化された表現である。 １０・・・コンピュータシステム １１・・・マイクロプロセッサ １２・・・１６ビツトバス １３・・・ＣＲＴ制御器 １４．２３，２７，３２．３８・・・バッフ７４６．４
７，５．７，５８，７１．７７・・・ラッチ４８．４９
，６１．６２・・・カウンタ５３．６６・・・フリップ
・フロップ ５６・・・アンドデート ７２．７８・・・アドレスカウンタ ７６・・・マルチプレクサ ダ２図 噸 都
Claims (1)
- 【特許請求の範囲】 １、ビット・マップドデータデイスプレイシステムにお
ける陰極線管（ＣＲＴ）の面上に独立の、スクロール可
能なデイスプレイ領域を生成する制御回路において： 垂直軸線に沿って該独立デイスプレイ領域の開始を検出
する第１の垂直境界検出手段と； 該垂直軸線に沿って独立デイスプレイ領域の終了を検出
する第２の垂直境界検出手段と； 水平軸線に沿って該独立デイスプレイ領域の開始を検出
する第１の水平境界検出手段と； 該水平軸線に沿って該独立デイスプレイ領域の終了を検
出する第２の水平境界手段と； 該第１及び第２の境界検出手段並びに該第１及び第２の
水平境界手段に応答して、存在する該独立デイスプレイ
領域を指示する第１の値と、存在しない独立デイスプレ
イ領域を指示する第２の値とを有する２進信号を生成す
る制御手段と；そして 該２進信号に応答して、該独立デイスプレイ領域に属す
るメモリアドレスか、又は該独立デイスプレイ領域に属
しないメモリアドレスかのいづれかを選択するメモリア
ドレス選択手段と を具備していることを特徴とする制御回路。 ２、該制御手段が第１及び第２のフリップ・フロップと
、アンドゲートとを具備していて、これ等が、該第１の
フリップ・フロップが該第１の垂直境界検出手段及び該
第２の垂直境界検出手段の双方からの信号に応答し：該
第２のフリップ・フロップが該第１の水平境界検出手段
及び該第２の水平境界検出手段の双方からの信号に応答
し：そして該アンドゲートが該第１のフリップ・フロッ
プ及び該第２のフリップ・フロップの双方からの出力信
号に応答するように相互に接続されている特許請求の範
囲第１項記載の制御回路。 ３、ビット・マップドデータデイスプレイシステムにお
ける陰極線管（ＣＲＴ）の面上に独立スクロール可能な
デイスプレイ領域を生成する方法において： 第１の軸線に沿って存在する独立領域を指示する第１の
状態と、該第１の軸線に沿って存在しない該独立領域を
指示する第２の状態とを有している第１の２進信号を生
成すること； 第２の軸線に沿って存在する該独立領域を指示する第１
の状態と、該第２の軸線に沿って存在しない該独立領域
を指示する第２の状態とを有している第２の２進信号を
生成すること； 該第１及び第２の２進信号の双方がそれ等の第１の状態
にあるとき存在する該独立領域を指示する第１の状態と
、該第１及び第２の２進信号の双方がそれ等の第１の状
態にあるとき、存在しない該独立領域を指示する第２の
状態とを有している第３の２進信号を生成するように該
第１及び第２の２進信号を組合わせること；そして 該第３の２進信号に応答して第１のアドレスソース又は
第２のアドレスソースのいづれかを選択することを含む
ことを特徴とする方法。 ４、該第１の状態が論理１である特許請求の範囲第３項
記載の方法。 ５、更に該第１のアドレスソースによってアクセスされ
る記憶手段から該第２のアドレスソースによってアクセ
スされる記憶手段に、ソフトウエアの制御の下で、デー
タを移動することを含み、これによって該ＣＲＴの面上
にデイスプレイされるとき独立スクロール可能なデイス
プレイ領域の水平境界の位置の精密な制御が達成される
特許請求の範囲第４項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US619373 | 1984-06-11 | ||
| US06/619,373 US4633415A (en) | 1984-06-11 | 1984-06-11 | Windowing and scrolling for a cathode-ray tube display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113291A true JPS6113291A (ja) | 1986-01-21 |
Family
ID=24481634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60125277A Pending JPS6113291A (ja) | 1984-06-11 | 1985-06-11 | デイスプレイ領域を生成する制御回路及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4633415A (ja) |
| EP (1) | EP0168144B1 (ja) |
| JP (1) | JPS6113291A (ja) |
| AT (1) | ATE69115T1 (ja) |
| CA (1) | CA1224892A (ja) |
| DE (1) | DE3584543D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345521A (en) * | 1993-07-12 | 1994-09-06 | Texas Instrument Incorporated | Architecture for optical switch |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36653E (en) * | 1984-09-06 | 2000-04-11 | Heckel; Paul C. | Search/retrieval system |
| US4736308A (en) * | 1984-09-06 | 1988-04-05 | Quickview Systems | Search/retrieval system |
| JPS61194557A (ja) * | 1985-02-25 | 1986-08-28 | Hitachi Ltd | 制御用ｌｓｉ |
| US4860218A (en) * | 1985-09-18 | 1989-08-22 | Michael Sleator | Display with windowing capability by addressing |
| JPS6273385A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 境界検出対象領域指示回路 |
| US4868765A (en) * | 1986-01-02 | 1989-09-19 | Texas Instruments Incorporated | Porthole window system for computer displays |
| US5206949A (en) * | 1986-09-19 | 1993-04-27 | Nancy P. Cochran | Database search and record retrieval system which continuously displays category names during scrolling and selection of individually displayed search terms |
| JPS63165922A (ja) * | 1986-12-27 | 1988-07-09 | Nec Corp | サブ画面入出力タイミング発生器 |
| JPS644828A (en) * | 1987-06-26 | 1989-01-10 | Sharp Kk | Image display control system |
| US5333247A (en) * | 1988-06-10 | 1994-07-26 | International Business Machines Corporation | Scrolling tool for text and graphics in a display system |
| US5726669A (en) * | 1988-06-20 | 1998-03-10 | Fujitsu Limited | Multi-window communication system |
| US5038138A (en) * | 1989-04-17 | 1991-08-06 | International Business Machines Corporation | Display with enhanced scrolling capabilities |
| US5117226A (en) * | 1989-06-27 | 1992-05-26 | Samsung Electronics Co., Ltd. | Circuit for generating a scroll window signal in digital image apparatus |
| EP0431754A3 (en) * | 1989-12-07 | 1991-08-14 | Advanced Micro Devices, Inc. | Color translation circuit |
| WO1991014986A1 (en) * | 1990-03-23 | 1991-10-03 | Eastman Kodak Company | Virtual memory management and allocation arrangement for digital data processing system |
| US5287452A (en) * | 1990-03-23 | 1994-02-15 | Eastman Kodak Company | Bus caching computer display system |
| GB9008426D0 (en) * | 1990-04-12 | 1990-06-13 | Crosfield Electronics Ltd | Graphics display system |
| US5229759A (en) * | 1991-08-23 | 1993-07-20 | Motorola Inc. | Auto-offset lcd vertical scroll mechanism |
| US5289575A (en) * | 1991-11-22 | 1994-02-22 | Nellcor Incorporated | Graphics coprocessor board with hardware scrolling window |
| JPH05158459A (ja) * | 1991-12-03 | 1993-06-25 | Pioneer Electron Corp | 画像表示制御装置 |
| US20030127442A1 (en) * | 1994-12-07 | 2003-07-10 | Carglass Luxembourg Sarl-Zug Branch | Releasing of glazing panels |
| CN108628566A (zh) * | 2018-05-08 | 2018-10-09 | 潘爱松 | 一种扩屏显示通知的方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3683359A (en) * | 1971-04-30 | 1972-08-08 | Delta Data Syst | Video display terminal with automatic paging |
| US3792462A (en) * | 1971-09-08 | 1974-02-12 | Bunker Ramo | Method and apparatus for controlling a multi-mode segmented display |
| US3903510A (en) * | 1973-11-09 | 1975-09-02 | Teletype Corp | Scrolling circuit for a visual display apparatus |
| US4141003A (en) * | 1977-02-07 | 1979-02-20 | Processor Technology Corporation | Control device for video display module |
| US4284988A (en) * | 1977-09-26 | 1981-08-18 | Burroughs Corporation | Control means to provide slow scrolling positioning and spacing in a digital video display system |
| US4492956A (en) * | 1980-02-29 | 1985-01-08 | Calma Company | Graphics display system and method including preclipping circuit |
| US4342991A (en) * | 1980-03-10 | 1982-08-03 | Multisonics, Inc. | Partial scrolling video generator |
| US4375638A (en) * | 1980-06-16 | 1983-03-01 | Honeywell Information Systems Inc. | Scrolling display refresh memory address generation apparatus |
| US4434437A (en) * | 1981-01-26 | 1984-02-28 | Rca Corporation | Generating angular coordinate of raster scan of polar-coordinate addressed memory |
| US4412294A (en) * | 1981-02-23 | 1983-10-25 | Texas Instruments Incorporated | Display system with multiple scrolling regions |
| US4386410A (en) * | 1981-02-23 | 1983-05-31 | Texas Instruments Incorporated | Display controller for multiple scrolling regions |
| US4454593A (en) * | 1981-05-19 | 1984-06-12 | Bell Telephone Laboratories, Incorporated | Pictorial information processing technique |
| US4437093A (en) * | 1981-08-12 | 1984-03-13 | International Business Machines Corporation | Apparatus and method for scrolling text and graphic data in selected portions of a graphic display |
| JPS5938791A (ja) * | 1982-08-30 | 1984-03-02 | 株式会社東芝 | 画像表示装置 |
| EP0108520B1 (en) * | 1982-10-11 | 1990-03-28 | Fujitsu Limited | Method for controlling windows displayed in a card image data processing system |
| US4550315A (en) * | 1983-11-03 | 1985-10-29 | Burroughs Corporation | System for electronically displaying multiple images on a CRT screen such that some images are more prominent than others |
| US4559533A (en) * | 1983-11-03 | 1985-12-17 | Burroughs Corporation | Method of electronically moving portions of several different images on a CRT screen |
| US4542376A (en) * | 1983-11-03 | 1985-09-17 | Burroughs Corporation | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports |
-
1984
- 1984-06-11 US US06/619,373 patent/US4633415A/en not_active Expired - Lifetime
- 1984-09-21 CA CA000463803A patent/CA1224892A/en not_active Expired
-
1985
- 1985-05-22 EP EP85303607A patent/EP0168144B1/en not_active Expired - Lifetime
- 1985-05-22 DE DE8585303607T patent/DE3584543D1/de not_active Expired - Fee Related
- 1985-05-22 AT AT85303607T patent/ATE69115T1/de not_active IP Right Cessation
- 1985-06-11 JP JP60125277A patent/JPS6113291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345521A (en) * | 1993-07-12 | 1994-09-06 | Texas Instrument Incorporated | Architecture for optical switch |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0168144A2 (en) | 1986-01-15 |
| US4633415A (en) | 1986-12-30 |
| EP0168144B1 (en) | 1991-10-30 |
| ATE69115T1 (de) | 1991-11-15 |
| CA1224892A (en) | 1987-07-28 |
| DE3584543D1 (de) | 1991-12-05 |
| EP0168144A3 (en) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6113291A (ja) | デイスプレイ領域を生成する制御回路及び方法 | |
| US4386410A (en) | Display controller for multiple scrolling regions | |
| JP2697800B2 (ja) | ディスプレイシステム | |
| JPS58163992A (ja) | Ｃｒｔデイスプレ−装置 | |
| US5949442A (en) | Display device in which display information is smoothly scrolled | |
| JPH0441831B2 (ja) | ||
| JPS6017486A (ja) | 画面分割制御装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS632117B2 (ja) | ||
| JPS60134284A (ja) | 画面反転表示方式 | |
| JPH0120750B2 (ja) | ||
| JPS6374090A (ja) | 文字発生器のアクセス方式 | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JP2956342B2 (ja) | 画像表示制御装置 | |
| JPS59177588A (ja) | 動画表示装置 | |
| JPS60254083A (ja) | 重ね合せ表示装置 | |
| GB2148078A (en) | Scrolling display circuit | |
| JPS61241790A (ja) | 表示装置 | |
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS62231287A (ja) | 表示装置 | |
| JPH04354069A (ja) | 画像処理装置 |