JPS61131605A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、入力端子および出力端子を有する増幅回路で
あって、咳増幅回路は第１および第２電源端子間で第１
トランジスタを具えており、該第１トランジスタは増幅
回路の入力端子に結合された制御端子と、第１抵抗の第
１端に接続された第１主端子とを有しており、この第１
抵抗の第２端は前記の第１電源端子に結合されており、
前記の第１トランジスタは更に第１電流マルチプライヤ
回路の入力端子に結合ささた第２主端子を有しており、
この第１電流マルチプライヤ回路は増倍した入力端子を
生じる出力端子と、当該第１電流マルチプライヤ回路の
入力端子および出力端子における電流の和を生じる和端
子とを有しており、この和端子は第２電流マルチプライ
ヤ回路の入力端子に結合され、この第２電流マルチプラ
イヤ回路は増倍した入力端子を生じる出力端子と、当該
第２電流マルチプライヤ回路の入力端子および出力端子
における電流の和を生じる和端子とを有しており、この
第２電流マルチプライヤ回路の和端子は前記の第２電源
端子に結合されている増幅回路に関するものである。

このような増幅回路はオーディオおよびビデオ増幅器に
おける種々の目的に、特に無線受信機における人力増幅
器として用いることができる。

このような増幅回路は、１９８０年１０月２日に発行さ
れた本“ニュークリア・インストルメンツ・アンド・メ
ソーズ（Ｎｕｃｌｅａｒ　Ｉｎｓｔｒｕｍｅｎｔｓ　＆
　Ｍｅｔｈｏｄｓ）”。

第１７６巻、第１号の第２８３〜２８６頁に“ア・ロー
ノイズ・ラージ・ダイナミック・レンジ・パルス・アン
ブリファイア（Ａ　ｌｏｗ−ｎｏｉｓｅ　ｌａｒｇｅ　
ｄｙｎａｍｉｃｒａｎｇｅ　ｐｕｌｓｅ　ａｍｐｌｉｆ
ｉｅｒ　）　”と題する文献から既知である。この増幅
回路における第１および第２電流マルチプライヤ回路の
出力端子は第１抵抗の第１端に接続されている。この増
幅回路は非反転型とすることができ、この場合、出力電
圧は第２電流マルチプライヤ回路の和端子を第２電源端
子に接続する抵抗の両端間に現れる。第１および第２電
流マルチプライヤ回路は増幅回路に対し標遊負黒還を与
える為、出力信号はほんのわずかしか歪まない。

本発明の目的は、既知の増幅回路を改善し、歪みを更に
減少させることにある。

増幅回路が、第２電流マルチプライヤ回路の出力端子を
第２抵抗を経て第１抵抗の第１端に接続し、増幅回路の
出力端子を前記の第１端とは反対側の第２抵抗の端に接
続している非反転増幅器である場合には、第１電流マル
チプライヤ回路の出力端を第１の解決策によれば第１電
源端子に接続し、第２の解決策によれば前記の第１端と
は反対側の第２抵抗の端に接続することができる。増幅
回路における負帰還の結果、第１抵抗を流れる電流は常
に殆ど歪まなくなる。従って、第１の解決策による例で
は、第２抵抗を流れる電流には殆ど歪みが無くなる。そ
の理由は、歪みを生じる成分は第１電流マルチプライヤ
回路を経て第１電源端子に導かれ、従って第１抵抗ふよ
び第２抵抗に殆ど同じ電流が流れる為である。第２の解
決策による例では、第２抵抗を流れる電流に殆ど歪みが
無くなる。その理由は、この場合も第２抵抗を流れる電
流が第１抵抗を流れる電流と殆ど同じになる為であ　。

第２抵抗の抵抗値を零に選択する場合には、非反転増幅
器は電圧ホロワ回路となる。

増幅回路が、第２電流マルチプライヤ回路の和端子を第
３抵抗を経て第２電源端子に接続し、増幅回路の出力端
子を第２電流マルチプライヤ回路の和端子に通じる第３
抵抗の端に接続した反転増幅器として動作する場合には
、第１電流マルチプライヤ回路の出力端子を、第３の解
決策によれば、コンデンサにより第２電流マルチプライ
ヤ回路の和端子に通じる第３抵抗の端に接続することが
できる。

他の実施例によれば、第１トランジスタの第２主端子と
第１電流マルチプライヤ回路の入力端子との間に少なく
とも第３電流マルチプライヤ回路を配置し、この第３電
流マルチプライヤ回路はその入力端子における電流の増
倍電流を生じる出力端子と、当該第３電流マルチプライ
ヤ回路の入力端子および出力端子における電流の和を生
じる相端子とを有するようにし、この第３電流マルチプ
ライヤ回路の相端子は第１電流マルチプライヤ回路の入
力端子に結合することにより、本発明による増幅回路の
出力信号の歪みを更に減少せしめることができる。

以下図面につき説明する。

第１図は非反転増幅回路として動作する既知の増幅回路
を示す。この増幅回路はＮＰＮ　　）ランジスタＴ１を
有し、このトランジスタＴ１のエミッタ５は抵抗Ｒ，に
より負電源端子２に接続され、ベースは増幅回路の入力
端子４に接続され、この入力端子４には人力信号ｖＬが
供給される。トランジスタＴ、のコレクタ６は、ＰＮＰ
）ランジスタＴ２のベース・エミッタ接合と並列に配置
した抵抗Ｒ３を有する電流マルチプライヤ回路８の入力
端子７に接続されている。トランジスタＴ２のエミッタ
と抵抗Ｒ３との接続点である電流マルチプライヤ回路８
の相端子９は正電源端子３に接続されている。トランジ
スタＴ２のコレクタ１０は抵抗Ｒ２によりトランジスタ
Ｔ１のエミッタ５に接続され、出力電圧■。は抵抗Ｒ１
およびＲ２にまたがって現れる。抵抗Ｒ１およびＲ２に
よる分圧の為にこの出力電圧の一部がトランジスタＴ１
のエミッタ５に印加され、従って負帰還が得られる。こ
の負帰還の為にトランジスタＴ１のエミッタ５における
電圧はベースに供給される入力端子■１に比べて殆ど歪
まず、従って抵抗Ｒ１を流れる電流は殆ど歪まない。歪
みの無い出力電圧を得る為には、抵抗Ｒ２を流れる電流
をも歪まないようにする必要があり、また抵抗Ｒ１を流
れる電流は抵抗Ｒ７およびトランジスタＴ１を流れる電
流の和に等しい為、トランジスタＴ１を流れる電流も歪
まないようにする必要がある。しかし、トランジスタＴ
１および抵抗Ｒ２を流れる電流の双方を歪ませないよう
にすることができない。その理由は、トランジスタＴ１
を流れる電流は抵抗Ｒ３を流れる電流とトランジスタＴ
２のベース電流との和に等しく、これら電流は双方共ト
ランジスタＴ２のコレクタ電流と非直線関係にある為で
ある。従って、抵抗Ｒ２を流れる電流は歪み、従って出
力電圧ｖ０も歪む。この出力電圧の歪みは増幅回路の増
幅度（利得）に対する式からも明らかとなる。トランジ
スタＴ１およびＴ２のトランスコンダクタンスをそれぞ
れＳｌおよびＳｌとする場合、この増幅度は次式〔１）
に等しいことが容易に分る。

ここにａ　＝Ｓ、Ｒ３は電流マルチプライヤ回路の倍率
＋υＪ　　　　とＴ６　と、　よりｔ（／ＪＫ　（１〕
はｃ〈式（２）と７よう。

ファクタＤ１およびＤ２は信号電流に依存し、歪みを生
せしめるファクタである。歪みを最小にする場合、Ｄ、
＝１およびＤ２−０とするのが望ましく、このことはフ
ァクタａを最大に、トランスコンダクタンスＳ、を最大
にすることを意味する。しかし、トランジスタＴ１を流
れるバイアス電流を高めると抵抗Ｒ３の値を、従ってト
ランスコンダクタンスＳ２を制限し、逆に抵抗Ｒ３の値
を高めると、トランジスタ’ｒ　＋　’ｆｒ　流れるバ
イアス電流を、従ってトランスコンダクタンスＳ２を制
限する。従ってファクタＤ１およびＤ２を任意に小さく
することができない。

第２ａ図は前述した文献から既知の非反転増幅回路の基
本回路を示し、この第２ａ図において第１図と同様な部
分には第１図と同じ符号を付した。第１電流マルチプラ
イヤ回路を線図的に示し、これに符号８を付した。この
場合も電流マルチプライヤ回路８の相端子９が正電源端
子３に接続され、出力端子１０は抵抗Ｒ２を経てトラン
ジスタＴ１のエミッタ５に接続されている。入力端子７
は第２電流マルチプライヤ回路１４の相端子１３に接続
され、この第２電流マルチプライヤ回路１４の入力端子
１５はトランジスタＴ１のコレクタ６に接続されている
。

この例では出力端子１６がトランジスタＴ１のエミッタ
５に接続されている。この場合もトランジスタＴ１のト
ランスコダクタンスが８１に等しく、電流マルチプライ
ヤ回路８および１４の倍率がそれぞれａおよびｂに等し
いものとすると、増幅度は次式（３）の関係にあること
が容易に分る。

この式（３）と前記の式（１）および（２）とを比較す
ることから明らかなように、第２電流マルプライヤ回路
１４を追加することにより、ループ利得の増大の結果と
してファクタＤ２が減少し、これにより出力電圧の歪み
をも減少させる。

第２ｂ図は第２ａ図に示す回路の実際例を示す。第１電
流マルチプライヤ回路８は第１図における電流マルチプ
ライヤ回路と同じ型のもの、すなわち抵抗Ｒ３およびト
ランジスタＴ２を有するものである。

第２電流マルチプライヤ回路１４も同じ型のものであり
、抵抗Ｒ２およびＰＮＰトランジスタＴ３を有し、この
トランジスタのベース−エミッタ接合はこの抵抗Ｒ４と
並列に配置されている。トランジスタＴ２およびＴ３の
トランスコンダクタンスをそれぞれＳ２およびＳ３とす
ると、式（３）における倍率はａ＝Ｓ２Ｒｓおよびｂ”
ＳＪ＜で与えられる。

本発明による非反転増幅回路の一例を第３図に示す。こ
の第３図においては第２ｂ図と同じ部分に第２ｂ図と同
じ符号を付した。この第３図の回路の、第２ｂ図の回路
との相違点は、第２電流マルチプライヤ回路の出力端子
１６がトランジスタＴ、のエミッタ５に接続されておら
ずに負電源端子２に接続されているということである。

この場合もトランジスタＴ、のトランスコンダクタンス
をＳｌとし、第１および第２電流マルチプライヤ回路の
倍率をそれぞれａ　＝Ｓ、Ｒ３およびｂ　＝Ｓ、Ｒ４（
ここに８２およびＳ３はそれぞれトランジスタＴ２およ
びＴ３のトランスコンダクタンスである）とすると、増
幅度は次式（４）を満足する。

この式〔４）を式（１）および（２）と比較することか
ら明らかなように、ファクタＤ２が減少するばかりでは
なく、ファクタＤ、がより一層値１に近似する。この式
（４）を式（３〕と比較することから明らかなように、
第３図の回路は第２図の回路に比べて歪みを更に減少せ
しめる。このことは以下のように説明しうる。歪みの無
い出力電圧ｖ０を得る為には、抵抗Ｒ５およびＲ２を流
れる電流が歪まないようにする必要がある。負帰還によ
り、抵抗Ｒ１を流れる電流が殆ど歪まないようにする。

抵抗Ｒ２を流れる電流が歪まないものと仮定する場合に
は、相端子１３における電流は、トランジスタＴ２のコ
レクタ電流と抵抗Ｒ３を流れる電流との間が、またトラ
ンジスタＴ２のコレクタ電流とこのトランジスタのベー
ス電流との間が非直線関係にある為に歪まされる。この
歪んだ電流の大部分、例えば倍率すをｂ＝９０とした場
合には９０％がトランジスタＴ３を経て負電源端子２に
流れる。従って、抵抗Ｒ２を流れる電流は抵抗Ｒ１を流
れる電流に殆ど等しくなり、抵抗Ｒ２を流れる電流は殆
ど歪まない。第２ｂ図の回路において同じ理由を採用し
たとすると、トランジスタＴ３を流れる歪んだ電流が第
１抵抗Ｒ＋に供給される為、抵抗Ｒ２を流れる電流は抵
抗Ｒ１を流れる電流に等しくならず、従っていずれも歪
んでしまう。

第４図は本発明による非反転増幅回路の他の例を示す。

この第４図においては第３図と同じ部分には第３図と同
じ符号を付した。この第４図の回路の、第３図の回路と
の相違点は、第２電流マルチプライヤ回路の出力端子１
６が負電源端子２に接続されておらずにトランジスタＴ
２の出力端子１０に接続されているということである。

この回路の増幅度は次式（５）を満足するということは
容易に分る。

この場合もこの式（５）を式（１）および（２）と比較
することから明らかなように歪みが減少する。その理由
は、ファクタＤ２が減少し、ファクタＤ１が値１に一層
近似する為である。この歪みの減少は以下のようにも説
明しうる。殆ど歪みの無い出力電圧を得る為には、抵抗
Ｒ１およびＲ２を流れる電流が殆ど歪まないようにする
必要がある。負帰還は抵抗Ｒ１を流れる電流を殆ど歪ま
ないようにする。相端子１３における電流の殆どはトラ
ンジスタＴ３を経て抵抗Ｒ２に供給される為、抵抗Ｒ２
を流れる電流は抵抗Ｒ１を流れる電流に殆ど等しく、従
って抵抗Ｒ２を流れ）　　　　　　る電流も殆ど歪まな
い。

第３および４図の回路における抵抗Ｒ２の値は零に選択
しうる為、非反転増幅回路は電圧ホロワ回路となる。

第５図は前記の文献から既知で反転増幅器として構成さ
れた増幅回路を示す。この第５図においては第４図と同
じ部分に第４図と同じ符号を付した。この増幅回路は、
第１電流マルチプライヤ回路の相端子９が抵抗Ｒ５によ
り正電源端子３に接続され、出力電圧Ｖ。がこの抵抗Ｒ
５の両端間に現れる反転増幅器として動作する。第１お
よび第２電流マルチプライヤ回路のそれぞれの出力端子
１０および１６はトランジスタＴ１のエミッタ５に接続
されている。この増幅回路の増幅度として次式（６）を
簡単に導き出しうる。

Ｒ４Ｒ４ 第２電流マルチプライヤ回路の追加によりファクタＤ２
がファクタ（１＋ｂ）分の１に減少し、これにより歪み
も減少するということを簡単に証明しうる。

本発明による反転増幅回路の一例を第６図に示す。この
第６図においては、第５図と同じ部分に第５図と同じ符
号を付した。第２電流マルチプライヤ回路の出力端子１
６はコンデンサＣ１により第１電流マルチプライヤ回路
の相端子９に接続し、且つ抵抗Ｒ６により負電源端子２
に接続する。抵抗Ｒ。

を流れる信号電流には負帰還の為に殆ど歪みが無い。歪
みの無い出力電圧を得る為には、抵抗Ｒ５に流れる電流
に歪みが無いようにする必要がある。

抵抗Ｒ１を流れる電流は主としてトランジスタＴ２を流
れる為°、このトランジスタＴ２を流れる電流には殆ど
歪みが無い。この場合抵抗Ｒ３を流れる電流およびトラ
ンジスタＴ２のベース電流には歪みがある。

これらの歪み成分は大部分トランジスタＴ３Ｊよびコン
デンサＣ２を経て第１電流マルチプライヤ回路に帰還さ
れる為、これら歪み成分は閉ループ中に現れ、抵抗Ｒ１
およびＲ６に到達しえない。従って、抵抗Ｒ５の端子間
電圧には殆ど歪みが無い。この場合この第６図の回路の
増幅度は次式（７）を満足する。

Ｒ１Ｒ４ この式（７）から容易に分るように、ファクタＤ２は第
２電流マルチプライヤ回路を追加することにより減少す
る。

図示の増幅回路においては、トランジスタＴ１のコレク
タと第２電流マルチプライヤ回路の入力端子との間に少
なくとも第３電流マルチプライヤ回路を配置することに
より出力電圧の歪みを一層低減させることかできる。こ
のことを２つの例につき説明する。第４図に示すように
非反転゛増幅器に第３電流マルチプライヤ回路を設けた
ものを第７図に示す。この第７図において第４図と同じ
部分には第４図と同じ符号を付した。第３電流マルチプ
ライヤ回路はトランジスタＴ４のベース−エミッタ接合
と並列に配置した抵抗Ｒ１を有する。この第３マルチプ
ライヤ回路の入力端子１９はトランジスタＴ１のコレク
タ６に接続し、相端子１８は第２電流マルチプライヤ回
路の入力端子１５に接続する。この場合出力端子２０は
負電源端子２に接続する必要がある。実際に、第３電流
マルチプライヤ回路が無い場合、抵抗Ｒ１およびＲ２を
流れる電流間の差はトランジスタＴ、を流れる電流に等
しい。抵抗Ｒ１を流れる電流には負帰還の為に殆ど歪み
が無い為、トランジスタＴ１を流れる電流が抵抗Ｒ２を
流れる電流の歪みを決定する。第３電流マルチプライヤ
回路はトランジスタＴ１を流れる電流を可成り減少せし
める。その理由は、到来する電流の大部分をトランジス
タＴ４を経て負電源端子に導く為である。

従って、抵抗Ｒ２を流れる電流が抵抗Ｒ１を流れる電流
に一層近づき、これにより出力信号の歪みを減少させる
。

第８図は第６図に示すような反転増幅回路に第３電流マ
ルチプライヤ回路を設けたものを示す。

本例の場合、第３電流マルチプライヤ回路の出力端子２
０をトランジスタＴ、のエミッタ５に接続する必要があ
る。その理由は、抵抗Ｒ５を流れる電流を抵抗Ｒ５を流
れる電流にできるだけ等しくする必要がある為である。

歪みはループ利得の増大により減少される。

本発明は上述した例のみに限定されず、幾多の変更を加
えうろこと勿論である。例えば、図示の電流マルチプラ
イヤ回路の代わりに他のいかなる型の電流マルチプライ
ヤ回路を用いることができる。更に、増幅回路の零入力
端子を増大させる為に、電流源を抵抗Ｒ１と直列に配置
し、この電流源をコンデンサにより信号電流に対し減結
合することができる。上述した例におけるトランジスタ
はすべてバイポーラトランジスタであるが、すべての或
いは幾つかのバイポーラトランジスタを電界効果トラン
ジスタで置き換えることができる。図示の実施例では特
にトランジスタＴ１のみを電界効果トランジスタで置き
換えるのが有利である。最後に、前述した増幅回路は集
積回路中にも、又はこの集積回路とは別個の形態でも構
成しうろことに注意すべきである。

【図面の簡単な説明】

第１図は、既知の増幅回路を示す回路図、第２ａ図は、
既知の非反転増幅回路の基本構成を示す回路図、 第２ｂ図は、第２ａ図に示す増幅回路の実際例を示す回
路図、 第３図は、本発明による非反転増幅回路の第１の例を示
す回路図、 第４図は、本発明による非反転増幅回路の第２の例を示
す回路図、 第５図は、既知の反転増幅回路を示す回路図、第６図は
、本発明による反転増幅回路の第１の例を示す回路図、 第７図は、本発明による非反転増幅回路の第３の例を示
す回路図、 第８図は、本発明による反転増幅回路の第２の例を示す
回路図である。 ２・・・負電源端子　　　３・・・正電源端子４・・・
入力端子 ８．１４・・・電流マルチプライヤ回路Ｃフ ０つ Ｕつ Ｃフ ＦｌＯ，７ ＦＩＧ、８

Claims (1)

1. 【特許請求の範囲】 １、入力端子および出力端子を有する増幅回路であって
   、該増幅回路は第１および第２電源端子間で第１トラン
   ジスタを具えており、該第１トランジスタは増幅回路の
   入力端子に結合された制御端子と、第１抵抗の第１端に
   接続された第１主端子とを有しており、この第１抵抗の
   第２端は前記の第１電源端子に結合されており、前記の
   第１トランジスタは更に第１電流マルチプライヤ回路の
   入力端子に結合ささた第２主端子を有しており、この第
   １電流マルチプライヤ回路は増倍した入力電流を生じる
   出力端子と、当該第１電流マルチプライヤ回路の入力端
   子および出力端子における電流の和を生じる和端子とを
   有しており、この和端子は第２電流マルチプライヤ回路
   の入力端子に結合され、この第２電流マルチプライヤ回
   路は増倍した入力電流を生じる出力端子と、当該第２電
   流マルチプライヤ回路の入力端子および出力端子におけ
   る電流の和を生じる和端子とを有しており、この第２電
   流マルチプライヤ回路の和端子は前記の第２電源端子に
   結合されている増幅回路において、前記の第２電流マル
   チプライヤ回路の出力端子は第２抵抗を経て前記の第１
   抵抗の前記の第１端に接続され、増幅回路の出力端子は
   前記の第１端とは反対側の第２抵抗の端に接続され、前
   記の第１電流マルチプライヤ回路の出力端子は前記の第
   １電源端子に接続されていることを特徴とする増幅回路
   。 ２、特許請求の範囲第１項に記載の増幅回路において、
   第１トランジスタの第２主端子と第１電流マルチプライ
   ヤ回路の入力端子との間に少なくとも第３電流マルチプ
   ライヤ回路が配置されており、この第３電流マルチプラ
   イヤ回路はその入力端子における電流の増倍電流を生じ
   る出力端子と、当該第３電流マルチプライヤ回路の入力
   端子および出力端子における電流の和を生じる和端子と
   を有し、この第３電流マルチプライヤ回路の和端子は第
   １電流マルチプライヤ回路の入力端子に結合されている
   ことを特徴とする増幅回路。 ３、入力端子および出力端子を有する増幅回路であって
   、該増幅回路は第１および第２電源端子間で第１トラン
   ジスタを具えており、該第１トランジスタは増幅回路の
   入力端子に結合された制御端子と、第１抵抗の第１端に
   接続された第１主端子とを有しており、この第１抵抗の
   第２端は前記の第１電源端子に結合されており、前記の
   第１トランジスタは更に第１電流マルチプライヤ回路の
   入力端子に結合ささた第２主端子を有しており、この第
   １電流マルチプライヤ回路は増倍した入力電流を生じる
   出力端子と、当該第１電流マルチプライヤ回路の入力端
   子および出力端子における電流の和を生じる和端子とを
   有しており、この和端子は第２電流マルチプライヤ回路
   の入力端子に結合され、この第２電流マルチプライヤ回
   路は増倍した入力電流を生じる出力端子と、当該第２電
   流マルチプライヤ回路の入力端子および出力端子におけ
   る電流の和を生じる和端子とを有しており、この第２電
   流マルチプライヤ回路の和端子は前記の第２電源端子に
   結合されている増幅回路において、前記の第２電流マル
   チプライヤ回路の出力端子は第２抵抗を経て前記の第１
   抵抗の前記の第１端に接続され、増幅回路の出力端子は
   前記の第１端とは反対側の第２抵抗の端に接続され、前
   記の第１電流マルチプライヤ回路の出力端子は前記の第
   １端とは反対側の前記の第２抵抗の端に接続されている
   ことを特徴とする増幅回路。 ４、特許請求の範囲第３項に記載の増幅回路において、
   第１トランジスタの第２主端子と第１電流マルチプライ
   ヤ回路の入力端子との間に少なくとも第３電流マルチプ
   ライヤ回路が配置されており、この第３電流マルチプラ
   イヤ回路はその入力端子における電流の増倍電流を生じ
   る出力端子と、当該第３電流マルチプライヤ回路の入力
   端子および出力端子における電流の和を生じる和端子と
   を有し、この第３電流マルチプライヤ回路の和端子は第
   １電流マルチプライヤ回路の入力端子に結合されている
   ことを特徴とする増幅回路。 ５、入力端子および出力端子を有する増幅回路であって
   、該増幅回路は第１および第２電源端子間で第１トラン
   ジスタを具えており、該第１トランジスタは増幅回路の
   入力端子に結合された制御端子と、第１抵抗の第１端に
   接続された第１主端子とを有しており、この第１抵抗の
   第２端は前記の第１電源端子に結合されており、前記の
   第１トランジスタは更に第１電流マルチプライヤ回路の
   入力端子に結合ささた第２主端子を有しており、この第
   １電流マルチプライヤ回路は増倍した入力電流を生じる
   出力端子と、当該第１電流マルチプライヤ回路の入力端
   子および出力端子における電流の和を生じる和端子とを
   有しており、この和端子は第２電流マルチプライヤ回路
   の入力端子に結合され、この第２電流マルチプライヤ回
   路は増倍した入力電流を生じる出力端子と、当該第２電
   流マルチプライヤ回路の入力端子および出力端子におけ
   る電流の和を生じる和端子とを有しており、この第２電
   流マルチプライヤ回路の和端子は第３抵抗を経て前記の
   第２電源端子に接続され、増幅回路の出力端子は、第２
   電流マルチプライヤ回路の前記の和端子に至る前記の第
   ３抵抗の端に接続されている増幅回路において、前記の
   第１電流マルチプライヤ回路の出力端子がコンデンサに
   より、第２電流マルチプライヤ回路の和端子に至る前記
   の第３抵抗の端に接続されていることを特徴とする増幅
   回路。 ６、特許請求の範囲第５項に記載の増幅回路において、
   第１トランジスタの第２主端子と第１電流マルチプライ
   ヤ回路の入力端子との間に少なくとも第３電流マルチプ
   ライヤ回路が配置されており、この第３電流マルチプラ
   イヤ回路はその入力端子における電流の増倍電流を生じ
   る出力端子と、当該第３電流マルチプライヤ回路の入力
   端子および出力端子における電流の和を生じる和端子と
   を有し、この第３電流マルチプライヤ回路の和端子は第
   １電流マルチプライヤ回路の入力端子に結合されている
   ことを特徴とする増幅回路。