JPS61131524A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPS61131524A
JPS61131524A JP59253209A JP25320984A JPS61131524A JP S61131524 A JPS61131524 A JP S61131524A JP 59253209 A JP59253209 A JP 59253209A JP 25320984 A JP25320984 A JP 25320984A JP S61131524 A JPS61131524 A JP S61131524A
Authority
JP
Japan
Prior art keywords
layer
substrate
insb
ggg
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59253209A
Other languages
English (en)
Inventor
Akira Miura
明 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP59253209A priority Critical patent/JPS61131524A/ja
Publication of JPS61131524A publication Critical patent/JPS61131524A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体基板に関するものであり、超高速半導
体装質に好適な新しい半導体基板に関するものである。
（従来の技術） 一般に、マイクロ波領域用半導体装置では、半導体基板
としＴＳＯ８（Ｓｉｌｉｃｏｎ　　Ｏｎ　　Ｓａｐ　−
ｐｈｉｒｅ　）基板やＱａＡｓ基板が用いられている。
しかし、これらの電子移動度は１０００〜５０００ｃＩ
ｌｌ’　／Ｖ　−ｓｅｃであり、高速化には限界がある
。そこで、より電子移動度の大きい材料として［ｎ、５
１）が注目されている。すなわら、［ｎ５ｂの電子移ｆ
ｈ度は２０００００ｃｍ”　／′Ｖ　−ｓｅｃ程度であ
り、飛躍的な高速化が期待できるものである。
ところが、ＩｎＳｂは格子定数が６゜４８Ａと極めて大
きいことから、エピタキシャル層を形成するための適当
な基板がないと考えられていて、例えば第４図に示すよ
うに、Ａｌｔ２０３がドープされたＳ！０２１板１上に
例えば蒸着によりＩｎ３ｂ層２を形成するとともにこの
Ｉｎ　Ｓｂ　７１２を２ＭＲ（７ｏｎｅ　ｌｅｌｔｉｎ
ｇ　Ｆ（ｅｃｒｙｓｔａｌｉｚａｔｉｏｎ　）法によっ
てエピタキシャル成長させることが行われていた。　　
　　・ （発明が解決しようとする問題点） しかし、このようなＡｆｌｘＯコがドープされた５ｆ０
２基板２は一種のガラスであることがら、基板上に形成
されるＩｎ　Ｓｂ　ｌ！！２の結晶軸は揃いに（く、エ
ッチピット密度が１ｘ　１０’個／ｃＩＩＩ２程度とな
ってＩｎ　３ｂのバルク単結晶と比較すると電子移動度
などにおいて十分な特性が得られないという欠点があっ
た。
本発明は、このような点に＠目したものであ〕て、その
目的は、特性の優れたＩｎ　Ｓｂエピタキシャル層を有
する半導体基板を提供することにある。
（問題点を解決するための手段） このような目的を達成する本発明は、ＧＧＧ（ガドリニ
ウム・ガリウム・ガーネット）基板上に１ｎＳＩ）エピ
タキシャル層が形成されたことを特徴とする。
（実施例） 以下、図面を用いて詳細に説明する。
第１図は、本発明の一実ＩＩＭ例を示す構成説明図であ
る。第１図において、３はＧＧＧ　（ガドリニウム・ガ
リウム・ガーネット）基板であり、４はこのＧＧＧ基板
３の表面に形成された１ｎ３ｂ工ピタキシヤル層である
。゛ このような半導体基板の製造工程について、第、　　　
　　２図を用いて説明する。まず、工程（ａ　）におい
（て、ＧＧＧＩ板３の表面にＩｎ　Ｓｂ　１１５をスパ
ッタや蒸着などにより１０μ−程度の厚さで形成する。
なお、ＧＧＧＩＩ板３としては、（１１１）あるい。
は（１００）カットのものを用いるようにする。
また、Ｉｎ５ｂｌ１５は、組成比がほぼに１であればど
のような膜であってもよい。次に、工程（ｂ）において
、０２　（大気）雰囲気中で３００℃で１０分程度の熱
処理を施し、１ｎ３ｂ層５の表面に厚さが数１０ｒｖ程
度のＩｎ２Ｏ３層６を形成する。
このようにして１ｎ２０３層６を形成した後、工程（Ｃ
）において、前述のようなＺＭＲ法によるエピタキシャ
ル層４の形成を行う。すなわち、エピタキシャル１１４
の形成にあたっては、ＡｒやＮなどの不活性雰囲気中で
１ｎ２ｏｚ層６の表面との間に１ｎ２０ｓ層６の表面濃
度が７００℃程度になるような間隙（０，３ｍｍ程度）
を保つようにしてニクロム線などの熱線７を配置し、こ
れら基板３と熱線７とを相対的に１μｓ／ｓｅｃ程度の
速度で一定の方向に移動させるようにする。これにより
、ＧＧＧＩ板３と１ｎ２０３１１６とで挾まれたｊｎｓ
ｂ層５がこれら基板３と熱線７との相対的な移動に応じ
て順次溶融固化し１．冷却後には１ｎ３ｂの単結晶が再
結晶化されることになる。このような再結晶化工程を一
定の方向に数日行うことにより、Ｉｎ　Ｓｂ　！５はＧ
ＧＧ基板３と結晶軸の揃ったエピタキシャル層４になる
。そして、このようにしてＧＧＧ基板３と結晶軸の揃っ
た１ｎ３ｂエピタキシヤル１４を形成した後、工程（ｄ
　）において表面研磨を行ってＩｎ２０３１１６を除去
することにより、第１因に示すような［ｎ　３ｂエピタ
キシヤル１１４を有する半導体基板が得られる。このよ
うにして得られる基板のＩｎ　Ｐｂ　１１１４のエッチ
ビット密度はｌｘ　１０’　ｌｉ／ｃｍ”　ｆ！度とな
って従来に比べて大幅に改善され、電子移動度もバルク
単結晶とほぼ同じ特性が得られる。
第３図は本発明にＪ３ける各構成要素の結晶構造図であ
り、（ａ　）はａＧＧ暮板３の結晶構造を示し、（ｂ）
はＩｎ　Ｓｂ　ｌ！！４の結晶構造を示している。づな
わち、ＧＧＧ基板３の結晶構造は非磁性キュービックガ
ーネットに馬するものでそのＮＮ式はＧｄ　３　Ｑａ　
！ｊ　Ｏ１２で表わづことができ、格子定数ａｏは１２
．３８３八となる。一方、Ｉｎ５ＩＩ層４の結晶１３造
はせん亜鉛鉱にｍ−するもので烙子定＆ａｏは６．４８
八となる。ここで、これらＧＧＧ基板３および１ｎ３ｂ
層４の格子定数に着目すると、ＧＧＧ基板３の格子定数
の１／２の値と１ｎＳｂ層４の格子定数との不整合の比
率は約４．５％　。
になる。この比率は、ＳＯ８基板におけるシリコンとサ
ファイアとの不整合の比率とほぼ等しい鎧であって実用
上無視できるものであり、従来のガラス基板を用いるも
のに比べて格段に優れた特性を有するＩｎＳｂエピタキ
シャル層を形成することができる。
このように構成される基板を用いて例えばＭＯＳ　　（
Ｍｅｔａｌ　　　Ｑｘｉｄｅ　　　５ｅ＊１ｃｏｎｄｕ
ｃｔｏｒ）　　型　ＦＥＴやＭ　Ｅ　Ｓ　（Ｍ　Ｅ　ｔ
ａｌ　　Ｓ　ｅ＊１ｃｏｎｄｕｃｔｏｒ）型ＦＥＴを構
成することにより、高い絶縁性を有するＧＧＧ基板上に
■ｎ５ｂｌｌが形成されていることから配線容量を無視
することができ、超高速特性を有する素子が得られる。
また、赤外線検出器を構成する場合にはエツチングによ
り素子間を完全に分離することができ１．簡単な構造で
集積度の高い赤外線検出器が得られる。
なｄ′３、−ヒ記実施例では、ｆｆｉ着やスパッタによ
りＧ　Ｇ　Ｇ基板に１ｎ３ｂ層を形成した侵Ｚ　Ｍ　Ｒ
法でエピタキシャル層を形成する例を示したが、［ｎ系
ガスとｓｂ系ガスとをＧＧＧＩ板が配置された反応管に
加えて加熱ｊノエビタキシセル層を気相成長させるよう
にしてもよいし、プラズマや分子線を用いて成長させる
ようにしてもよい。
（発明の効果） 以上説明したように、本発明によれば、特性の優れた（
ｎ３ｂ工ピタキシヤル層を有する半導体基板が実現でき
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示す構成説明図、第２図は
その製造工程側図、第３図は第１図の構成要素の結晶構
造図、第４図は従来の基板の一例を示す構成説明図であ
る。 ３・・・ＧＧＧ基板、４・・・１ｎ３ｂ工ピタキシヤル
層。 尾１図 第２図 （ｃ）（ｄ）

Claims (1)

    【特許請求の範囲】
  1. 　ＧＧＧ（ガドリニウム・ガリウム・ガーネット）基板
    上にＩｎＳｂエピタキシャル層が形成されたことを特徴
    とする半導体基板。
JP59253209A 1984-11-30 1984-11-30 半導体基板 Pending JPS61131524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59253209A JPS61131524A (ja) 1984-11-30 1984-11-30 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59253209A JPS61131524A (ja) 1984-11-30 1984-11-30 半導体基板

Publications (1)

Publication Number Publication Date
JPS61131524A true JPS61131524A (ja) 1986-06-19

Family

ID=17248071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253209A Pending JPS61131524A (ja) 1984-11-30 1984-11-30 半導体基板

Country Status (1)

Country Link
JP (1) JPS61131524A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181353A (ja) * 1987-01-22 1988-07-26 Yokogawa Electric Corp 半導体基板
JPS63181352A (ja) * 1987-01-22 1988-07-26 Yokogawa Electric Corp 半導体基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252364A (en) * 1975-10-24 1977-04-27 Hitachi Ltd Production of insb film
JPS52143755A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
JPS5636562A (en) * 1979-06-29 1981-04-09 Bofors America Two component adhesive compound

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252364A (en) * 1975-10-24 1977-04-27 Hitachi Ltd Production of insb film
JPS52143755A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
JPS5636562A (en) * 1979-06-29 1981-04-09 Bofors America Two component adhesive compound

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181353A (ja) * 1987-01-22 1988-07-26 Yokogawa Electric Corp 半導体基板
JPS63181352A (ja) * 1987-01-22 1988-07-26 Yokogawa Electric Corp 半導体基板

Similar Documents

Publication Publication Date Title
JPS5946414B2 (ja) 化合物半導体装置
JPS61131524A (ja) 半導体基板
US4128681A (en) Method for producing an InSb thin film element
JPS5856322A (ja) 半導体基板の製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPH0722315A (ja) 半導体膜の製造方法
JPS62159415A (ja) 単結晶半導体薄膜の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS62124736A (ja) シリコン薄膜およびその作成方法
JPS61205693A (ja) 結晶成長方法
JP2771635B2 (ja) Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法
JPH01243513A (ja) 化合物半導体基板
JPS63148616A (ja) 半導体装置の製造方法
JPS63254720A (ja) 半導体薄膜の形成方法
JPH0828337B2 (ja) 半導体薄膜の製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPH03257818A (ja) 半導体装置の製造方法
JPS6286761A (ja) 薄膜トランジスタの構造及び製造方法
JPH02191319A (ja) Ｓｏｉ構造の形成方法
JPS63181352A (ja) 半導体基板
JPH02239668A (ja) 化合物半導体装置およびその製造方法
JPS59181609A (ja) 半導体装置の製造方法
JPH04151820A (ja) 半導体装置
JPS63303900A (ja) 炭化珪素単結晶の伝導型制御方法
JPH01125918A (ja) 半導体基板