JPS61128338A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS61128338A JPS61128338A JP59250808A JP25080884A JPS61128338A JP S61128338 A JPS61128338 A JP S61128338A JP 59250808 A JP59250808 A JP 59250808A JP 25080884 A JP25080884 A JP 25080884A JP S61128338 A JPS61128338 A JP S61128338A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- pointer
- decoder
- output
- completion signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロプログラムの暴走や誤動作を検出する
マイクロプログラム制御装置に関するものである。
マイクロプログラム制御装置に関するものである。
従来の技術
従来マイクロプログラムのエラー検出には、ノ・ッシュ
トータル・チェックなどがよく行なわれている。第２図
に示すように、制御装置２１から出力されるマイクロプ
ログラムアドレスによりマイクロプログラムＲＯＭ２２
のデータを読み出し、制御装置２１が持つ演算ユニット
２３やアキュムレータ２４等を使い、マイクロプログラ
ムＲＯＭ２２のデータの合計を計算して、それが期待値
と一致するかどうかでマイクロプログラムのエラー検出
を行なっていた（例えば特開昭５９−８７５５５号公報
）。
トータル・チェックなどがよく行なわれている。第２図
に示すように、制御装置２１から出力されるマイクロプ
ログラムアドレスによりマイクロプログラムＲＯＭ２２
のデータを読み出し、制御装置２１が持つ演算ユニット
２３やアキュムレータ２４等を使い、マイクロプログラ
ムＲＯＭ２２のデータの合計を計算して、それが期待値
と一致するかどうかでマイクロプログラムのエラー検出
を行なっていた（例えば特開昭５９−８７５５５号公報
）。
発明が解決しようとする問題点
このような従来のマイクロプログラムのエラー検出方式
は、マイクロプログラムを実行する以前に前もって行な
う必要があり、仮にマイクロ、プログラムが正しいとし
ても、制御装置がこのマイクロプログラムを実行中に雑
音などの外乱でマイクロ命令ポインタがマイクロ命令の
存在しないアドレスを指し示した場合には、誤動作の検
出か出来ない。本発明は簡単な構成でマイクロプログラ
ムの暴走や誤動作を検出するマイクロプログラム制砲装
置を提供することを目的としている。
は、マイクロプログラムを実行する以前に前もって行な
う必要があり、仮にマイクロ、プログラムが正しいとし
ても、制御装置がこのマイクロプログラムを実行中に雑
音などの外乱でマイクロ命令ポインタがマイクロ命令の
存在しないアドレスを指し示した場合には、誤動作の検
出か出来ない。本発明は簡単な構成でマイクロプログラ
ムの暴走や誤動作を検出するマイクロプログラム制砲装
置を提供することを目的としている。
問題点を解決するための手段
本−明は上記問題点を解決するため、＝イク・命令デコ
ーダの全てのデコード出力の論理和をとったデコード完
了信号と、このデコード完了信号が出力されないことを
検出してマイクロ命令ポインタをり替アする手段とを備
えたマイクロプログラム制御装置である。
ーダの全てのデコード出力の論理和をとったデコード完
了信号と、このデコード完了信号が出力されないことを
検出してマイクロ命令ポインタをり替アする手段とを備
えたマイクロプログラム制御装置である。
作 用
本発明は上記の構成により、一つのマイクロ命令を実行
する毎にそのマイクロ命令がデコードされたかどうかが
チェックされ１マイクロプログラムが暴走してマイクロ
命令がデコードされない時、それが検出されマイクロ命
令ポインタがクリアされる。そして次にマイクロプログ
ラムの０番地から異常処理プログラムを実行する。
する毎にそのマイクロ命令がデコードされたかどうかが
チェックされ１マイクロプログラムが暴走してマイクロ
命令がデコードされない時、それが検出されマイクロ命
令ポインタがクリアされる。そして次にマイクロプログ
ラムの０番地から異常処理プログラムを実行する。
実施例
第１図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図である。第１図において、１はマツ
ピングアドレスとネクストアドレスを選択するマルチプ
レクサ、２はマルチプレクサ１で選ばれたアドレスを保
持するマイクロ命令ポインタ、３はマイクロ命令ポイン
タ２で指し示されたマイクロ命令をデコードする命令デ
コーダ、４はその出力、６はマイクロ命令デコーダ出力
をエンコードして制御信号を作るマイクロ命令エンコー
ダ、６はエンコードする為のトランジスタで、トランジ
スタの存在するマイクロ命令デコーダ出力が論理和され
る。７はデコード完了信号で、全てのマイクロ命令デコ
ーダ出力の論理和かとられる。８はデコード完了信号７
が出力されていない゛ことを検出し、マイクロ命令ポイ
ンタ２゛をクリアするゲートである。
例を示すブロック図である。第１図において、１はマツ
ピングアドレスとネクストアドレスを選択するマルチプ
レクサ、２はマルチプレクサ１で選ばれたアドレスを保
持するマイクロ命令ポインタ、３はマイクロ命令ポイン
タ２で指し示されたマイクロ命令をデコードする命令デ
コーダ、４はその出力、６はマイクロ命令デコーダ出力
をエンコードして制御信号を作るマイクロ命令エンコー
ダ、６はエンコードする為のトランジスタで、トランジ
スタの存在するマイクロ命令デコーダ出力が論理和され
る。７はデコード完了信号で、全てのマイクロ命令デコ
ーダ出力の論理和かとられる。８はデコード完了信号７
が出力されていない゛ことを検出し、マイクロ命令ポイ
ンタ２゛をクリアするゲートである。
以上のように構成された本実施例のマイクロプログラム
制御装置について、以下その動作、を説明する。
制御装置について、以下その動作、を説明する。
マツピングアドレスとネクストアドレスとのどちらかを
選択するマルチプレクサ１の出力は、マイクロ命令のデ
コード期間中マイクロ命令ポインタ２に保持される。こ
のマイクロ命令ポイ・ンタ２によシ指し示されたマイク
ロ命令は、マイクロ命令デコーダ３によシブコードされ
複数のマイクロ命令デコーダ出力４を得る。制御信号や
ネクストアドレスはマイクロ命令デコーダ出力４を、マ
イクロ命令エンコーダ５でエンコードして作る・デコー
ド完了信号７は、マイクロ命令デコーダ出力４の全ての
論理和をとったもので、トランジスタ６が全てのマイク
ロ命令デコーダ出力４とデコード完了信号７との間に存
在する。従って少なくとも１つのマイクロ命令デコーダ
出力４が能動となれば、デコード完了信号７はローレベ
ルになる。
選択するマルチプレクサ１の出力は、マイクロ命令のデ
コード期間中マイクロ命令ポインタ２に保持される。こ
のマイクロ命令ポイ・ンタ２によシ指し示されたマイク
ロ命令は、マイクロ命令デコーダ３によシブコードされ
複数のマイクロ命令デコーダ出力４を得る。制御信号や
ネクストアドレスはマイクロ命令デコーダ出力４を、マ
イクロ命令エンコーダ５でエンコードして作る・デコー
ド完了信号７は、マイクロ命令デコーダ出力４の全ての
論理和をとったもので、トランジスタ６が全てのマイク
ロ命令デコーダ出力４とデコード完了信号７との間に存
在する。従って少なくとも１つのマイクロ命令デコーダ
出力４が能動となれば、デコード完了信号７はローレベ
ルになる。
マイクロ命令ポインタ２が、存在するマイクロ命令を指
し示している間は、デコード完了信号７が常にローレベ
ルになっているのでゲート８によシマイクロ命令ポイン
タ２がクリアされることはない。ところが、マイクロプ
ログラムが暴走し、マイクロ命令ポインタ２が存在しな
いマイクロ命令を指し示すと、全てのマイクロ命令デコ
ーダ出力４は出力されない。従ってデコード完了信号７
はハイレベルになるのでゲート８によりマイクロ命令ポ
インタ２がクリアされ、０番地を指し示す。
し示している間は、デコード完了信号７が常にローレベ
ルになっているのでゲート８によシマイクロ命令ポイン
タ２がクリアされることはない。ところが、マイクロプ
ログラムが暴走し、マイクロ命令ポインタ２が存在しな
いマイクロ命令を指し示すと、全てのマイクロ命令デコ
ーダ出力４は出力されない。従ってデコード完了信号７
はハイレベルになるのでゲート８によりマイクロ命令ポ
インタ２がクリアされ、０番地を指し示す。
０番地からは異常処理を行なうマイクロプログラムを収
めておき、異常時これが実行される。
めておき、異常時これが実行される。
発明の効果
以上述べたように、本発明によれば、きわめて簡単な構
成で、マイクロプログ２ムの暴走°、゛誤動作を検出で
き、それに対処する制御ができるので、実用的にきわめ
て有用である。
成で、マイクロプログ２ムの暴走°、゛誤動作を検出で
き、それに対処する制御ができるので、実用的にきわめ
て有用である。
第１図は本発明の一実施例におけるマイクロプログラム
制御装置のブロック図、第２図は従来例を説明する為の
ブロック図である。 ２・・・・・・マイクロ命令ポインタ、３・・・・・・
マイクロ命令デコーダ、７・・・・・・デコード完了信
号、８・・・・・・ゲート（マイクロ命令ポインタをク
リアする手段）。
制御装置のブロック図、第２図は従来例を説明する為の
ブロック図である。 ２・・・・・・マイクロ命令ポインタ、３・・・・・・
マイクロ命令デコーダ、７・・・・・・デコード完了信
号、８・・・・・・ゲート（マイクロ命令ポインタをク
リアする手段）。
Claims (1)
- マイクロ命令のアドレスを保持するマイクロ命令ポイン
タと、マイクロ命令ポインタにより指し示されたマイク
ロ命令をデコードするマイクロ命令デコーダと、マイク
ロ命令デコーダの全てのデコード出力の論理和をとった
デコード完了信号と、このデコード完了信号が出力され
ないことを検出して前記マイクロ命令ポインタをクリア
する手段とを備えたことを特徴とするマイクロプログラ
ム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250808A JPS61128338A (ja) | 1984-11-28 | 1984-11-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250808A JPS61128338A (ja) | 1984-11-28 | 1984-11-28 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128338A true JPS61128338A (ja) | 1986-06-16 |
Family
ID=17213351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250808A Pending JPS61128338A (ja) | 1984-11-28 | 1984-11-28 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009108772A (ja) * | 2007-10-30 | 2009-05-21 | Ihi Corp | 過給機 |
-
1984
- 1984-11-28 JP JP59250808A patent/JPS61128338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009108772A (ja) * | 2007-10-30 | 2009-05-21 | Ihi Corp | 過給機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1235816A (en) | Error recovery system in a data processor having a control storage | |
| KR900005242A (ko) | 에러정정회로 | |
| US3707703A (en) | Microprogram-controlled data processing system capable of checking internal condition thereof | |
| JPS61128338A (ja) | マイクロプログラム制御装置 | |
| JP2008262437A (ja) | プロセッサシステムおよび例外処理方法 | |
| US8224882B2 (en) | Industrial controller | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
| JPS63120528A (ja) | 二重誤り訂正回路 | |
| JPS60214043A (ja) | パイプライン制御回路 | |
| JPH03233732A (ja) | 電子計算機 | |
| JPH0135369B2 (ja) | ||
| JPS6086624A (ja) | マイクロプロセツサのエラ−処理回路 | |
| JPS59129995A (ja) | 記憶装置 | |
| JPS59191655A (ja) | 情報処理装置の障害処理方式 | |
| JP2001188688A (ja) | 暴走検知回路 | |
| JPS5965357A (ja) | パリテイビツト作成制御方式 | |
| JPH01243132A (ja) | 障害処理方式 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JPH02126342A (ja) | マイクロコンピュータの暴走検出方法 | |
| JPS58161047A (ja) | 計算機のプログラム例外検出方法 | |
| JPS63123133A (ja) | エラ−処理方式 | |
| JPS63208918A (ja) | 入力デ−タ制御回路 | |
| JPS6340939A (ja) | 制御記憶のエラ−修正制御方式 |