JPS61125216A

JPS61125216A - 自動等化器の制御信号発生回路

Info

Publication number: JPS61125216A
Application number: JP24770184A
Authority: JP
Inventors: Toru Matsuura; 徹松浦; Masato Tawara; 田原　正人
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-11-21
Filing date: 1984-11-21
Publication date: 1986-06-12
Anticipated expiration: 2009-02-02
Also published as: JPH069330B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、トランスバーサルフィルタを用いた自動等化
器（以後、「トランスバーサル等化器」という。）に用
いられ、マルチパス・フェージングによる波形歪みを等
化する制御信号を発生する制御信号発生回路に関する。

〔従来の技術〕

ディジタル無線通信では、伝送路で発生するマルチパス
・フェージングによる波形歪みによって、回線劣化およ
び瞬断が生じるが、トランスバーサル等化器や判定帰還
型等花器などの自動等花器を用いて改善する方法がとら
れている。

第３図は、トランスバーサル等化器の一例を示すブロッ
ク構成図である。受信信号入力端子３１、等花器３２、
復調器３３、制御信号発生回路３４および復調信号出力
端子３５．３６により構成される。復調された二側のベ
ースバンド信号をＤＰ、ＤＯとする。このベースバンド
信号Ｄｒ　、Ｄｏにおいて、符号量干渉によって生じた
誤差信号成分のうちベースバンド信号り、の誤差信号を
Ｅ、とし、ベースバンド信号Ｄ０の誤差信号をＥｏとす
る。これらの誤差信号Ｅ、、Ｅ０を用いて、波形歪みの
尖頭値が最小となるように最大傾斜法に基づいて、各タ
ップ係数を修正する。すなわち、トランスバーサルフィ
ルタを中間周波帯に設けた場合には、等花器３２の制御
信号の実数部Ｒｅおよび虚数部１ｍにおいて、Ｒｅ＝Ｅｐ■Ｄｒ　＋　　ＥＯ■Ｄ　ｏ　　　　　　（
ｉｌＩｍ＝Ｅ、■Ｄｒ−Ｅ、■Ｄ　ｏ　　　　　　（２
］の演算を行うことにより、誤差信号ＢＰ、ＥＯと復調
信号Ｄｒ、Ｄｏとを一定の時間関係のもとて相関をとり
、符号量干渉（波形歪み）発生の時間的位置を特定し、
それに対応したタップの可変重み付は回路を制御して、
この波形歪みを消去することができる（特開昭５８−１
１１５１９号公報参照）。

ここで、演算記号■は排他的論理和を表す。（１）式は
同相歪みの制御に用いられ、（２）式は直交歪みの制御
に用いられる。

従来例では、たとえば（１）式における　Ｅ、■Ｄ。

とＥ０ΦＤ０との加算手段として、抵抗器加算によるア
ナログ方式の加算回路が使用されていた。

第４図は、この加算回路の一例を示す回路図である。Ｒ
，およびＲ２は抵抗器である。第５図はこの加算回路の
動作を説明するタイムチャートである。加算回路４０の
入力端子ＩＮ、には、Ｅ、　、Ｄ。

の排他的論理和出力（Ｅ、■Ｄｒ）が入力され、入力端
子ＩＮ、には、Ｅｏ　、Ｄｏの排他的論理和出力（Ｅｏ
■Ｄｏ）が入力される。出力端子ＯＵＴには、これらの
ディジタル信号のアナログ的な加算が出力される。すな
わち、ディジタル信号（Ｌ、Ｈ）に対しては、（Ｌ、Ｈ
，２Ｈ）のいずれかの値をもつ信号が出力される。ここ
で、Ｌはローレベルの電圧を表し、Ｈはハイレベルの電
圧を表す。この出力が制御信号発生回路のリセット付積
分器１８に入力され、トランスバーサルフィルタの各タ
ップの制御信号として制御信号出力端子ＣＯＵＴに出力
される。

〔発明が解決しようとする問題点〕

ところが、このように従来のトランスバーサル等化器は
、制御信号発生回路の出力値が３値をとるために、ゲー
トアレイなどによる集積回路でこの加算回路を実現する
ことは困難であった。

本発明は、このような従来の問題点に着目してなされた
もので、従来のトランスバーサル等化器に使用される制
御信号発生回路内の加算回路と、等価な論理回路による
加算回路を用いた制御信号発生回路を提供することを目
的とする。

〔問題点を解決するための手段〕

本発明は、高周波信号通路に少なくとも一つの遅延回路
を含むトランスバーサルフィルタを用いた等花器と、こ
の等花器の出力から二側のベースバンド信号、およびこ
の信号の無歪み時に設定したレベルからの偏移に対応す
る誤差信号を取り出す復調手段と、この復調手段の出力
から上記等化器の制御信号を出力する制御信号発生回路
とを備え、上記制御信号発生回路には、上記二側のベー
スバンド信号および誤差信号のそれぞれの相関をとる二
つの相関検出手段と、この手段のそれぞれの出力を加算
する加算手段と、この加算手段の出力を積分処理し上記
制御信号とする手段とを備えた自動等化器において、上
記加算手段は、矩形波発生器と、上記二つの相関検出手
段の出力が互いに異極性のときには上記矩形波発生器の
矩形波を出力し、上記各つの相関検出手段の出力が互い
に同極性のときにはその極性を出力する手段とを備えた
ことを特徴とする特〔作　用〕本発明は、自動等化器の制御信号発生回路内の加算回路
が、二値で動作する論理回路により構成されるが、その
加算出力は「ｌ、」とｒ　ＨＪの他に矩形波発生器から
送出される矩形波を出力することにより、積分器出力波
形は従来と同等の波形にすることができる。すなわち、
積分器は従来は抵抗器加算手段の三値出力により動作し
ていたが、論理回路の二値出力によっても同等の動作を
可能にすることができる。したがって、本発明の制御信
号発生回路は、全て二値で動作するために築積回路化が
可能になる。

〔実施例〕

以下、本発明の実施例方式を図面に基づいて説明する。

第１図は、本発明の制御信号発生回路内の加算回路の一
実施例を示す回路構成図である。

第１図において、加算回路１０の入力端子ＩＮ、には、
Ｅ、　、Ｄ、の排他的論理和出力（Ｅ、■Ｄ、）が入力
される。加算回路１００入力端子ＩＮｏには、力される
。ＮＡＮＤ回路１１の入力は、入力端子ＩＮ。

およびＩＮ、に接続され、ＮＡＮＤ回路１２の入力は、
反転回路１３．１４を介して入力端子ＩＮ、およびＩＮ
。

に接続される。ＮＡＮＤ回路１２の出力は、矩形波発生
器１５の出力とともにＮＡＮＤ回路１６の入力に接続さ
れる。ＮＡＮＤ回路】１およびＮＡＮＤ回路１６の出力
は、ＮＡＮＤ回路１７の入力に接続され、ＮＡＮＤ回路
１７の出力が加算回路１０の出力端子ＯＵＴに接続され
る。出力端子０１ｌＴには、リセソＩ・付積分器１８が
接続され、タップ係数を修正する制御信号が制御信号出
力端子Ｃ０ＩＪＴに送出される。

この加算回路１０の動作は、入力端子ｉＮｒおよびＩＮ
ｏの入力がともに「１１」のときには、出力端子ＯＵＴ
への出力がｒＨＪになり、入力がともに［Ｌｌのときに
は、出力がｒＬＪになる。入力の論理値が異なる場合に
は、矩形波発生器１５の出力がそのまま取り出され、出
力は矩形波になる。

第２図は、この加算回路１０の動作を説明するタイムチ
ャートである。

入力端子ＩＮｐ　、　ＩＮｏの入力は、ｒＨＪとｒＬＪ
であり、いずれかの入力値が「ト■」のときには、出力
端子ＯＵＴの出力がｒＬＪとｒＨＪの二値で矩形波状に
なる。入力がいずれも「Ｌ」のときには出力はｒＬＪに
なり、入力がいずれもｒＨＪのときには出力はｒＨＪに
なる。出力端子ＯＵＴに取り出される出力波形は、リセ
ット付積分器１８に入力され、第２図に示す積分器出力
波形ＣＯＵＴが得られる。

すなわち、加算回路１０の出力値が二値であるにもかか
わらず、入力の一方がｒＨＪであれば出力は矩形波状に
なるので、矩形波入力によるリセット付積分器Ｉ８の出
力はｒＨ／２．Ｊになり、入力がともにｒＨＪであれぼ
りセント付積分器１８の出力はｒＨＪになる。こあ波形
が制御信号発生回路３４の出力波形である。したがって
、第５図に示した従来例の抵抗器加算手段を用いた場合
の積分器出力波形と全く等しい波形になり、このアナロ
グ方式の抵抗器加算回路と等価な論理回路が構成された
。

第６図および第７図は、本発明の制御信号発生回路の加
算回路が、他の論理回路で構成された例を示す回路図で
ある。第６図において、ＮＡＮＯ回路６１および排他的
ＮＯＲ回路６２の入力は、それぞれ入力端子ＩＮＦおよ
びＩＮ、に接続される。排他的ＮＯＲ回路６２の出力は
矩形波発生器１５の出力とともにＯＲ回路６３の入力に
接続される。ＮＡＮＤ回路６１およびＯＲ回路６３の出
力は、ＮＡＮＤ回路６４の入力に接続され、ＮＡＮＤ回
路６４の出力が出力端子０ｔｌＴに接続される。

第７図において、ＡＮＤ回路７１の入力は、入力端子Ｉ
Ｎ、およびＩＮ、に接続され、ＮＡＮＤ回路７２の入力
は、反転回路７３．７４を介して入力端子ＩＮ。

およびＩＮＯに接続される。ＮＡＮＤ回路７２の出ツノ
は、矩形波発生器１５の出力とともにＡＮＤ回路７５の
入力に接続される。ＡＮＤ回路７１およびＡＮＤ回路７
５の出力は、ＯＲ回路７６の入力に接続され、ＯＲ回路
７６の出力が出力端子ＯＵＴに接続される。

論理動作の説明は自明であるので省略する。

第１図、第６図および第７図に示した加算回路１０は、
上記に示した論理回路に限定されるものではなく、他の
論理回路により構成されても本発明の制御信号発生回路
を実施することができる。

〔発明の効果〕

本発明は、以上説明したように、論理回路により制御信
号発生回路の加算回路を構成することができる。したが
って、トランスバーサル等化器の制御信号発生回路を集
積回路化することができ、回路が軽量小型になりしかも
信！ｉｉｎ性が向上する優れた効果がある。

【図面の簡単な説明】

第１図は本発明の制御信号発生回路の一実施例を示す回
路図。第２図は本発明実施例回路の動作を説明するタイムチャ
ート。第３図はトランスバーサル等化器のブロック構成図。第４図は従来例の制御信号発生回路内の加算回路を示す
回路図。第５図は従来例の加算回路の動作を説明するタイムチャ
ート。第６図および第７図は本発明制御信号発住回路内の加算
回路の他の実施例を示す回路図。ＩＮ、　、ＩＮ、・・・入力端子、０υＴ・・・出力端
子、ＣＯＵＴ・・・制御信号出力端子、Ｄｒ、Ｄｏ・・
・ベース、＜ノド信号、Ｅｐ、Ｅｏ・・・誤差信号、】
０・・・加算回路、１１．１２．１６．１７・・・ＮＡ
ＮＤ回路、１３．１４・・・反転回路、１５・・・矩形
波発生器、１８・・・リセ・ノド付積分器、３１・・・
受信信号入力端子、３２・・・等花器、３３・・・復調
器、３４・・・制御信号発生回路、３５．３６・・・復
調信号出力端子、４０・・・加算回路、６１．６４．７
２・・・ＮＡＮＤ回路、６２・・・排他的ＮＯＲ回路、
６３．７６・・・ＯＲ回路、７１．７５・・・ＡＮＤ回
路、７３．７４・・・反転回路。

Claims

【特許請求の範囲】

（１）高周波信号通路に少なくとも一つの遅延回路を含
むトランスバーサルフィルタを用いた等化器と、この等化器の出力から二列のベースバンド信号、および
この信号の無歪み時に設定したレベルからの偏移に対応
する誤差信号を取り出す復調手段と、この復調手段の出
力から上記等化器の制御信号を出力する制御信号発生回
路とを備え、上記制御信号発生回路には、上記二列のベースバンド信号および誤差信号のそれぞれ
の相関をとる二つの相関検出手段と、この手段のそれぞ
れの出力を加算する加算手段と、この加算手段の出力を積分処理し上記制御信号とする手
段とを備えた自動等化器において、上記加算手段は、矩形波発生器と、上記二つの相関検出手段の出力が互いに異極性のときに
は上記矩形波発生器の矩形波を出力し、上記二つの相関
検出手段の出力が互いに同極性のときにはその極性を出
力する手段とを備えたことを特徴とする自動等化器の制御信号発生回
路。