JPS61112659A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS61112659A JPS61112659A JP59211726A JP21172684A JPS61112659A JP S61112659 A JPS61112659 A JP S61112659A JP 59211726 A JP59211726 A JP 59211726A JP 21172684 A JP21172684 A JP 21172684A JP S61112659 A JPS61112659 A JP S61112659A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- thermal head
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーマルプリンタ等に使用されるサーマルヘッ
ド、特にドライバＩＣ等を高密度に実相するドライバ搭
載型サーマルヘッドに関する。
ド、特にドライバＩＣ等を高密度に実相するドライバ搭
載型サーマルヘッドに関する。
通常のサーマルへ・ノドは、発熱用抵抗層とその一方お
よび他方に接続される導体層とでなる発熱抵抗素子が、
ライントッド状またはマトリックス状に配列されたもの
である。
よび他方に接続される導体層とでなる発熱抵抗素子が、
ライントッド状またはマトリックス状に配列されたもの
である。
かかるサーマルヘッドにおいて、ライントッド状のドラ
イバ搭載型は、例えば記録紙がＡ４版であり発熱抵抗素
子の密度が８本／龍であるとき、約１７２８個の発熱抵
抗素子が直線状に配列形成され、各抵抗素子の一方の導
体層はドライバＩＣに接続される反面、他方の導体層は
１本の電力供給用電極（電源線）に共通接続される。
イバ搭載型は、例えば記録紙がＡ４版であり発熱抵抗素
子の密度が８本／龍であるとき、約１７２８個の発熱抵
抗素子が直線状に配列形成され、各抵抗素子の一方の導
体層はドライバＩＣに接続される反面、他方の導体層は
１本の電力供給用電極（電源線）に共通接続される。
従って、高密度の前記素子は薄膜手段で形成され、Ａ４
版でＩＯＡ〜４０Ａの電流を流す前記電源線（共通電極
）は導体抵抗を低くする配慮が必要である。
版でＩＯＡ〜４０Ａの電流を流す前記電源線（共通電極
）は導体抵抗を低くする配慮が必要である。
第３図は従来構成例になるドライバ搭載型サーマルヘッ
ドの発熱抵抗素子とその近傍を示す側断面図、第４図は
前記素子の回路接続を示す図、第５図は前記素子を形成
する薄膜抵抗層パターンを示す平面図、第６図は前記素
子を形成する薄膜電極パターンを示す平面図である。
ドの発熱抵抗素子とその近傍を示す側断面図、第４図は
前記素子の回路接続を示す図、第５図は前記素子を形成
する薄膜抵抗層パターンを示す平面図、第６図は前記素
子を形成する薄膜電極パターンを示す平面図である。
第３図において、■は耐熱性を有する基板、２は断熱（
ガラス）グレーズ層、３は薄膜抵抗体層、４と５は薄膜
導体層（電極）、６は抵抗体層３の発熱部、７は抵抗体
層３および導体層４．５を保護する保護層、８は導体層
５を図示しないドライバＩＣに接続する導体端子であり
、導体５上に金めっきして形成する。
ガラス）グレーズ層、３は薄膜抵抗体層、４と５は薄膜
導体層（電極）、６は抵抗体層３の発熱部、７は抵抗体
層３および導体層４．５を保護する保護層、８は導体層
５を図示しないドライバＩＣに接続する導体端子であり
、導体５上に金めっきして形成する。
このように構成されたサーマルヘッドにおいて、多数個
の発熱部６は第４図に示す如く、電極５が端子８を介し
ドライバ回路に接続される反面、電極４は各発熱部６に
所定の電流を供給する共通電極を形成している。
の発熱部６は第４図に示す如く、電極５が端子８を介し
ドライバ回路に接続される反面、電極４は各発熱部６に
所定の電流を供給する共通電極を形成している。
なお、第３図における抵抗素子６は、平面的には第６図
に示すとおり、ボンデヘングパノド３ａにそれぞれの引
出し線（電極５）にて１本ずつ接続され、その反対側が
導体層４に共通接続されており、多数本の抵抗発熱部６
の列を形成している。
に示すとおり、ボンデヘングパノド３ａにそれぞれの引
出し線（電極５）にて１本ずつ接続され、その反対側が
導体層４に共通接続されており、多数本の抵抗発熱部６
の列を形成している。
また、抵抗体層３と導体層４．５はフォトリソ工程によ
り一体に形成されるため、上部導体を除去し説明すると
、抵抗体層３は第５図に示すとおり、導体層４．５と同
一形状になっている。
り一体に形成されるため、上部導体を除去し説明すると
、抵抗体層３は第５図に示すとおり、導体層４．５と同
一形状になっている。
そして、１０００条に及ぶ抵抗体層３を並列に接続する
共通電極４には、ＩＯＡ〜４０Ａの電流が流れ、且つ高
品位プリンタに使用するサーマルヘッドは各発熱部６の
電気抵抗のばらつきを数％以下にしなければならない。
共通電極４には、ＩＯＡ〜４０Ａの電流が流れ、且つ高
品位プリンタに使用するサーマルヘッドは各発熱部６の
電気抵抗のばらつきを数％以下にしなければならない。
上記サーマルヘッドにおいて、銅の薄膜にてなる電極４
の共通部幅をＷ、その長さを２３０ｍ、その層抵抗値が
２０ｍΩであるとき、電極４の砥抗値を０．２Ω以下と
するには、２３ｆｌの幅Ｗが必要である。
の共通部幅をＷ、その長さを２３０ｍ、その層抵抗値が
２０ｍΩであるとき、電極４の砥抗値を０．２Ω以下と
するには、２３ｆｌの幅Ｗが必要である。
そこで、従来はサーマルヘッドの小形化を目指して電極
幅Ｗを狭め、しかも前記電流を確保するため、電極４に
薄膜導体層を積層して厚くしたり、電極４の上に半田層
を被着していた。
幅Ｗを狭め、しかも前記電流を確保するため、電極４に
薄膜導体層を積層して厚くしたり、電極４の上に半田層
を被着していた。
しかし、フォトリソグラフィック技術により薄膜導体層
を積層する方法、および半田層を被着する方法は、多く
の工程が必要となり、その改善が強く望まれていた。
を積層する方法、および半田層を被着する方法は、多く
の工程が必要となり、その改善が強く望まれていた。
上記問題点の解決を目的とした本発明は、耐熱性を有す
る基板の上面に薄膜形成された多数個の発熱抵抗体素子
を並列に接続する共通電極が、厚膜形成されてなること
を特徴とし、さらには前記基板の下面に厚膜導体層を形
成し該導体層が、前記基板に形成したスルーホールを介
し前記共通電極と電気的に接続してなること、前記基板
の下面に厚膜導体層を形成し該導体層が、前記基板の端
面に形成した導体層を介し前記共通電極と電気的に接続
してなることを特徴とするサーマルヘッドである。
る基板の上面に薄膜形成された多数個の発熱抵抗体素子
を並列に接続する共通電極が、厚膜形成されてなること
を特徴とし、さらには前記基板の下面に厚膜導体層を形
成し該導体層が、前記基板に形成したスルーホールを介
し前記共通電極と電気的に接続してなること、前記基板
の下面に厚膜導体層を形成し該導体層が、前記基板の端
面に形成した導体層を介し前記共通電極と電気的に接続
してなることを特徴とするサーマルヘッドである。
上記手段によれば、薄膜手段で形成した共通電極と厚膜
手段で形成した導体層が積層さているため、その幅は薄
膜手段の１層で形成したものに較べ、１／１０乃至それ
以下に縮小することが可能となり、その分、サーマルヘ
ッドの小型化が実現されることになる。
手段で形成した導体層が積層さているため、その幅は薄
膜手段の１層で形成したものに較べ、１／１０乃至それ
以下に縮小することが可能となり、その分、サーマルヘ
ッドの小型化が実現されることになる。
以下に図面を用いて、本発明の実施例に係わるサーマル
ヘッドを説明する。
ヘッドを説明する。
第１図は本発明の一実施例になるサーマルヘッドの要部
を示す側断面図、第２図は本発明の他の一実施例になる
サーマルヘッドの要部を示す側断面図である。
を示す側断面図、第２図は本発明の他の一実施例になる
サーマルヘッドの要部を示す側断面図である。
第３図と共通部分には同一符号を用いた第１図において
、１）は基板ｌの上面にパターン形成した厚膜導体層で
あり、グレーズ層２を被着形成した基板ｌの上に、例え
ば厚さ２０μｍの導体層１）をスクリーン印刷手段で形
成し、次いで厚さ１μｍ程度の薄膜抵抗体層３と薄膜導
体層４．５を従来のそれらと同じ手段でパターン形成し
たのち、保護層７が被着されたものである。
、１）は基板ｌの上面にパターン形成した厚膜導体層で
あり、グレーズ層２を被着形成した基板ｌの上に、例え
ば厚さ２０μｍの導体層１）をスクリーン印刷手段で形
成し、次いで厚さ１μｍ程度の薄膜抵抗体層３と薄膜導
体層４．５を従来のそれらと同じ手段でパターン形成し
たのち、保護層７が被着されたものである。
かかる導体層１）を具えて構成されたサーマルヘ７ドは
、導体層４の層抵抗値が２０〜１００ｍΩ／口であるの
に対し、導体層１）の層抵抗値が１〜２ｍΩ／口である
ため、導体層１）の共通部幅Ｗａは従来幅Ｗの約ｌ／１
０程度にできる。
、導体層４の層抵抗値が２０〜１００ｍΩ／口であるの
に対し、導体層１）の層抵抗値が１〜２ｍΩ／口である
ため、導体層１）の共通部幅Ｗａは従来幅Ｗの約ｌ／１
０程度にできる。
第３図と共通部分には同一符号を用いた第２図において
、１２は基板ｌの端部に形成させたスルーホール、１３
はスルーホール１２の内壁に被着する厚膜導体層、１４
は基板ｌの上面にパターン形成し導体層１３に接続する
厚膜導体層、１５は基板ｌの下面にパターン形成し導体
層１３に接続する厚、膜導体層である。
、１２は基板ｌの端部に形成させたスルーホール、１３
はスルーホール１２の内壁に被着する厚膜導体層、１４
は基板ｌの上面にパターン形成し導体層１３に接続する
厚膜導体層、１５は基板ｌの下面にパターン形成し導体
層１３に接続する厚、膜導体層である。
かかるサーマルヘッドにおいて、薄膜抵抗体層３と薄膜
導体層４．５および保護層７は第１図のそれら同様に形
成され、多数個の各発熱部６に電流を供給する電極は、
複数個のスルーホール１２を介し接続された導体層１４
と１５で構成されている。
導体層４．５および保護層７は第１図のそれら同様に形
成され、多数個の各発熱部６に電流を供給する電極は、
複数個のスルーホール１２を介し接続された導体層１４
と１５で構成されている。
従って、導体層１４の共通部幅ｗｂはスルーホール１２
の形成できる程度とし、電路として必要な給電幅は導体
層１５の幅Ｗｃに確保している。
の形成できる程度とし、電路として必要な給電幅は導体
層１５の幅Ｗｃに確保している。
、従って、導体層１４と１５を具えて構成されたサーマ
ルヘッドは、第１図のものよりさらに小型の基板１を使
用し完成されることになる。
ルヘッドは、第１図のものよりさらに小型の基板１を使
用し完成されることになる。
なお、第２図の実施例において基板ｌの上面に形成した
導体層１４と、基板１の下面に形成した導体層１５とは
、スルーホール１２を介し接続されているが、スルーホ
ール１２を無くし、基板１の側端面に厚膜導体層を被着
し該導体層を介し電気的に接続させれば、その製造がさ
らに容易となるのみならず、第２図の基板１よりもさら
に小型の基板ｌを使用し完成されることになる。
導体層１４と、基板１の下面に形成した導体層１５とは
、スルーホール１２を介し接続されているが、スルーホ
ール１２を無くし、基板１の側端面に厚膜導体層を被着
し該導体層を介し電気的に接続させれば、その製造がさ
らに容易となるのみならず、第２図の基板１よりもさら
に小型の基板ｌを使用し完成されることになる。
以上説明した如く本発明によれば、サーマルヘッドが小
型化しそれを装置に収納させることが容易となり、且つ
従来より安価に作成されるためサーマルヘッド利用装置
の普及に寄与した効果が顕著である。
型化しそれを装置に収納させることが容易となり、且つ
従来より安価に作成されるためサーマルヘッド利用装置
の普及に寄与した効果が顕著である。
第１図は本発明の一実施例になるサーマルヘッドの要部
を示す側断面図、 第２図は本発明の他の一実施例になるサーマルヘッドの
要部を示す側断面図、 第３図は従来構成例になるドライバ搭載型サーマルヘッ
ドの発熱抵抗素子とその近傍を示す側断面図、 第４図は前記素子の回路接続を示す図、第５図は前記素
子を形成する薄膜抵抗層パターンを示す平面図、 第６図は前記素子を形成する薄膜電極パターンを示す平
面図、 である。 図中において、 ■は基板、 ３は薄膜抵抗体層、 ４．５，１）．１３，１４．１５は厚膜導体層、１２は
スルーホール、 を示す。 ＄Ｉ ｇ 草Ｚ因 革３図
を示す側断面図、 第２図は本発明の他の一実施例になるサーマルヘッドの
要部を示す側断面図、 第３図は従来構成例になるドライバ搭載型サーマルヘッ
ドの発熱抵抗素子とその近傍を示す側断面図、 第４図は前記素子の回路接続を示す図、第５図は前記素
子を形成する薄膜抵抗層パターンを示す平面図、 第６図は前記素子を形成する薄膜電極パターンを示す平
面図、 である。 図中において、 ■は基板、 ３は薄膜抵抗体層、 ４．５，１）．１３，１４．１５は厚膜導体層、１２は
スルーホール、 を示す。 ＄Ｉ ｇ 草Ｚ因 革３図
Claims (3)
- （１）耐熱性を有する基板の上面に薄膜形成された多数
個の発熱抵抗体素子を並列に接続する共通電極が、厚膜
形成されてなることを特徴とするサーマルヘッド。 - （２）前記基板の下面に厚膜導体層を形成し該導体層が
、前記基板に形成したスルーホールを介し前記共通電極
と電気的に接続してなることを特徴とする、前記特許請
求の範囲第１項に記載したサーマルヘッド。 - （３）前記基板の下面に厚膜導体層を形成し該導体層が
、前記基板の端面に形成した導体層を介し前記共通電極
と電気的に接続してなることを特徴とする、前記特許請
求の範囲第１項に記載したサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211726A JPS61112659A (ja) | 1984-10-09 | 1984-10-09 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211726A JPS61112659A (ja) | 1984-10-09 | 1984-10-09 | サ−マルヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112659A true JPS61112659A (ja) | 1986-05-30 |
Family
ID=16610581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211726A Pending JPS61112659A (ja) | 1984-10-09 | 1984-10-09 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112659A (ja) |
-
1984
- 1984-10-09 JP JP59211726A patent/JPS61112659A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH029642A (ja) | サーマルプリントヘッド及びその製造方法 | |
| JPS61112659A (ja) | サ−マルヘツド | |
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JPH0363237B2 (ja) | ||
| US4990935A (en) | Thermal head | |
| JPS62211157A (ja) | 高密度ｉｃ搭載形サ−マルヘツド | |
| JPS60183752A (ja) | 長尺電子装置 | |
| JP3824246B2 (ja) | サーマルヘッドの製造方法 | |
| JPH0751810Y2 (ja) | サーマルヘッド用印刷配線基板 | |
| JPS62116166A (ja) | サ−マルヘツド | |
| JP2507318Y2 (ja) | サ―マルヘッド | |
| JPS60199673A (ja) | 熱記録ヘツド | |
| JPH0727161Y2 (ja) | サーマルヘッド | |
| JPH0457508B2 (ja) | ||
| JPS591803Y2 (ja) | 集積化サ−マルヘッド | |
| JPS6216164A (ja) | サ−マルヘツド | |
| JP2000313133A (ja) | 小型サーマルプリントヘッド | |
| JPH02145354A (ja) | サーマルヘッドの製造方法 | |
| JPS5970588A (ja) | 積層セラミツクサ−マルヘツドの製造方法 | |
| JPS63268663A (ja) | サーマルヘッド基板および製造方法 | |
| JPH06340104A (ja) | サーマルヘッド | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS6154953A (ja) | サ−マル・ヘツド | |
| JPH06191077A (ja) | サーマルヘッドの電極構造とその形成方法 | |
| JPH0417795B2 (ja) |