JPS591803Y2 - 集積化サ−マルヘッド - Google Patents

集積化サ−マルヘッド

Info

Publication number
JPS591803Y2
JPS591803Y2 JP9115977U JP9115977U JPS591803Y2 JP S591803 Y2 JPS591803 Y2 JP S591803Y2 JP 9115977 U JP9115977 U JP 9115977U JP 9115977 U JP9115977 U JP 9115977U JP S591803 Y2 JPS591803 Y2 JP S591803Y2
Authority
JP
Japan
Prior art keywords
thin film
thick film
lead electrode
thermal head
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9115977U
Other languages
English (en)
Other versions
JPS5418242U (ja
Inventor
英彦 加藤
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP9115977U priority Critical patent/JPS591803Y2/ja
Publication of JPS5418242U publication Critical patent/JPS5418242U/ja
Application granted granted Critical
Publication of JPS591803Y2 publication Critical patent/JPS591803Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【考案の詳細な説明】 本考案はファックシミリ記録に適す、感熱記録装置用集
積化サーマルヘッドに関する。
最近感熱記録方式のファツクシミIJが家庭用小型ファ
ックシミリ装置として盛んに開発されつつある。
この方式は一般には誘電体基板上に設けられた主として
リード電極と発熱抵抗体とその保護層から構成されたサ
ーマルヘッドを用い前記発熱抵抗体に記録信号電流を通
電し、そのとき発生するジュール熱を感熱紙へ与えて記
録を行なうものである。
従来よりこのサーマルヘッドとして厚膜集積型および薄
膜集積型、半導体集積型が考えられているが、実用上重
要なものは前二者であると考えられる。
またサーマルヘッドの特性として特に重要な点は、安価
であること、および高効率であること、高分解能である
こと、抵抗体のばらつきが少いこと等である。
しかし厚膜型、薄膜型ともいづれも一長一短があって上
記の特性をすべて満すことができない。
第1図は従来の厚膜サーマルヘッドの発熱抵抗体部を平
面図および断面図で示したものであり、スクリーン印刷
および焼成工程を含む厚膜回路形成手段によりアルミナ
等の誘電体基板1上に厚膜ノード電極21が形成され、
その間に厚膜抵抗体31が形成されて発熱抵抗体となっ
ている、4は耐摩耗を目的とする保護膜である厚膜ガラ
ス層である。
サーマルヘッドは第1図aのようにこのような抵抗体が
数百〜4個程度回路に並列に並べられて構成される。
このような厚膜集積型サーマルヘッドは、上記のような
比較的簡単な技術および製造設備で非常に大形のものま
で製作が可能であり、量産性が良く低価格化が容易であ
るが厚膜ノード電極および厚膜抵抗体を厚膜で充分微細
に作るには限度があり通常工作精度100μ程度分解能
5〜8本/mm程度以上に上げることは難かしい。
また厚膜抵抗体のばらつきも大きく、さらに厚膜焼成の
ため基板としてアルミナ等の熱伝導率の大きなセラミッ
ク板しか用いられないため、基板に熱が逃げ易く熱効率
が悪い。
一方薄膜型はスパッタリング、真空蒸着ならびにホトエ
ツチング工程を含む、薄膜回路形成手段により例えば第
2図に主要部断面を示すごとくセラミック誘電体基板1
の全面に下地用誘電体層11を設けその上に薄膜抵抗体
32および薄膜リード電極22が形成される。
52は薄膜抵抗32の酸化防止用、42は耐摩耗用のそ
れぞれ保護膜である。
この下地用誘電体層22はガラスであり熱伝導率が悪い
ので、蓄熱層として働らく。
したがって、熱効率が著しく向上する。
また下地用誘電体層22は極めて平滑な表面荒さを有す
るので薄膜抵抗体32および薄膜リード電極22の非常
に微細なパターンの形成はホトエツチングによって通常
20μ程度まで、分解能にしてlO〜20本/mm程度
まで容易であり、薄膜抵抗体の抵抗値のばらつきも少い
ので極めて高品質の印字特性を得ることができる。
しかし薄膜型の製作には上記のごとく蒸着、スパッタリ
ング、ホトエツチング等比較的高度な技術と高価な設備
を必要とするので、大形ヘッドの製作や量産化が難かし
く、家庭用として最も重要な価格の低減化が困難である
また従来のサーマルヘッドは、厚膜型、薄膜型を問わず
第1図aかられかるように、対向するノード電極列が互
いに対向し、その間に1個の発熱抵抗体のみが形成され
ていた。
したがって発熱抵抗体とリード電極とは同じ寸法精度以
上に上げることはできない。
すなわちこれらの工作精度は通常膜厚に依存し、例えば
発熱抵抗体をリード電極より薄い膜厚で形成すれば、抵
抗体はより微少に形成することができ分解能を上げるこ
とができるが、リード電極は抵抗骨を減少させるため充
分な膜厚が必要であり、上記のような抵抗体リード電極
が1対1に対応している以上、より悪い方の分解能によ
って全体の精度が限定される。
とくに図示されていないが、電極リードはさらに延長さ
れて、複雑な駆動配線回路を形威し、クロスオーバ配線
、ダイオード電極、駆動端子電極と等を含めて共に、同
一誘電体基板上に集積化されるのが普通である。
したがって従来はこれらの配線部の精度によって発熱抵
抗体の分解能したがってサーマルヘッドの分解能も制限
される欠点があった。
本考案の目的は上記のような従来のサーマルヘッドの特
性を鑑み、従来の欠点を克服して、熱効率、分解能、均
一性に優れた発熱抵抗体を有し、かつ低価格、量産性に
富む集積化サーマルヘッドを提供するものである。
本考案によれば複数個の発熱抵抗体列に所定の方法で電
源を通電し、そのジュール熱により感熱記録を行わしめ
るサーマルヘッドにおいて誘電体基板の同一面上に、互
いに対向配置された2群の厚膜リード電極列を含む駆動
配線部が設けられてなり、該厚膜リード電極列の対向す
る間隔内に配置された下地用誘電体層と、該下地用誘電
体層上に前記厚膜リード電極列の両端を除いて上記厚膜
ノード電極の一方の任意の1個よりそれに対向する別の
列の2個の厚膜リード電極に接続するがごとく形成され
たる薄膜抵抗体列およびその両端に繋がる2群の薄膜リ
ード電極列と、さらに少くとも上記薄膜抵抗体列を被覆
したる保護膜とからなることを特徴とする集積化サーマ
ルヘッドが得られる。
以上本考案を実施例を用いて説明する。
第3図は本考案によって得られた集積化サーマルヘッド
を示す図でaは平面図であり、集積化サーマルヘッドは
抵抗体部101と、この両側に配置され、逆流防止用ダ
イオード部102.102’、クロスオーバ配線部10
3.103’をそれぞれ含む2群の駆動配線部からなっ
ている。
第3図すは抵抗体部を拡大して示した平面図、Cはa、
l)の線BCに沿う断面図で抵抗体部の断面を示すも
の、dはaの線A、 Bに沿ら断面図で、一方の駆動配
線部103゜102の断面を示すもの、eはaの線CD
に沿う断面図で他方の駆動配線部102’、 103’
の断面を示すものである。
第4図は第3図に示した実施例と類似の(抵抗体列の数
が異なる)集積化サーマルヘッドの等価回路図である。
第3図a−eを参照して、以下本考案の構造を製造工程
も含めて説明する。
本考案の第1の工程としてアルミナ等の誘電体基板1上
に通常のスクリーン印刷および酸素雰囲気中での高温焼
成を経る厚膜回路製作法により、貴金属を主成分とする
導電ペーストによる厚膜ノード電極21が形成される。
厚膜リード電極21は、後述する多数の発熱抵抗体列に
電流を通電するためにその両側に配置された2群の厚膜
リード電極列部およびそれより延長され後述の分離用ダ
イオードを取りつけるための端子列部さらにそれより延
長さた駆動用配線部を構成さる厚膜リード電極部、およ
び最終的に駆動電力を印加する端子部M、 Nからなっ
ているが、これらは一枚のスクリーンマスクを用いて、
スクリーン印刷法によって一度に容易に形成できる。
焼成温度は通常最大700〜900°C前後が普通であ
る。
厚みは通常10ミクロンのオーダである。
またこの場合対向する厚膜リード電極21列は互いに正
面に1対1で対向せず互いに入れ違って対向するように
形成される。
本考案の第2の工程においては同じくスクリーン印刷−
焼成によってガラスを主成分とする誘電体ペーストを用
いて下地用誘電体層11およびクロスオーバ用誘電体層
12が形成される。
下地用誘電体層11は後に形成される発熱抵抗体の熱エ
ネルギーが誘電体基板1方向に流れて印刷効率を低下さ
せるのを除くための蓄熱層ともなり、その表面荒さがセ
ラミック等の誘電体基板より平滑であるので発熱抵抗体
の形成精度、抵抗体経時変化等を良好ならしめるための
ものである。
一方クロスオーバ用誘電体層12は駆動配線部がマトリ
ックス駆動に適するように多数の厚膜リード電極21を
クロスして接続配線するための絶縁体として用いられる
ものであって3の所定の場所には、接続用スルーホール
穴12′が多数個形成されている。
これらの誘電体層とスルーホール穴は一枚のスクリーン
マスクを用いて通常10〜100ミクロンの厚みで容易
に形成できる。
しかしこの工程において下地用誘電体層11とクロスオ
ーバ用誘電体層12は材料的に異ったものも、2回のス
クリーン印刷・焼成を経て別々に形成しても、また一方
のみを(とくにクロスオーバ用誘電体層)を2回以上重
ねて形成し、その膜厚を厚くするしてもよいことはもち
ろんである。
焼成温度は通常500・・・600°C前後用いられる
本考案の第3の工程では上層厚膜リード電極21′が、
貴金属を主成分とする導電ペーストを用い、スクリーン
印刷、焼成を経て形成される。
上層厚膜リード電極21′は前述の既に形成されたクロ
スオーバ用誘電体層12上に(スルーホール穴12′も
含めて)形成され、既に形成された厚膜り一ド電極21
と第3図d、eの断面図のように所定の箇所で接続され
、マトリックス化された駆動配線部を構成する。
また上層厚膜リード電極21′は一部さらに延長されて
誘電体基板1上にも形成され駆動端子S、 Tともなる
第3図においてこれらの上層厚膜リード電極21′は2
箇所のクロスオーバ用誘電体層12に対応して、2箇所
にかためられて形成されるが、これらすべてが一枚のス
クリーンマスクにより、一度にスクリーン印刷され、焼
成されて容易に形成できる。
焼成温度は通常400〜500°C前後であり、膜厚は
10〜50ミクロン程度である。
本考案の第4の工程においては、対向する2群の厚膜リ
ード電極21列端部およびその対向間隔部の下地用誘電
体層11上にまず、マスクを用いて所定の部分のみにス
パッタハングによす、Ta2N(窒化タンタル)等の抵
抗薄膜を形成し、さらにマスクを用いて所定の部分のみ
にNiCrにクロム)および金等の薄膜導体を真空蒸着
により重ねて形成した後、通常のホトレジスト膜および
、酸を含むエツチング液を用いたホトエツチングにより
、第3図に示したように多数個の薄膜抵抗体32および
その両端の薄膜リード電極22に形成する。
この場合第3図aおよびbから分るように本考案におい
ては薄膜抵抗体32は、列の両端を除いて、1つの厚膜
リード電極21より薄膜リード電極22を経て2個並列
に形成され、この2個の薄膜抵抗体32は対向する厚膜
リード電極21の入れ違って対向する両側の厚膜リード
電極21に、対向する両側の薄膜リード電極22を経て
別々に接続される。
本工程における薄膜抵抗体32は通常2極スパツタリン
グによる厚み500オングストロ一ム程度の窒化タンタ
ル膜から得られるが、他に真空蒸着によるニクロム、サ
ーメット等の一般の薄膜抵抗膜を用いてよいことはもち
ろんである。
また薄膜ノード電極22としても、通常のニクロムおよ
び金の2層真空蒸着膜の他にクロム−金、クロム−網金
、チタン−白金−金等の通常の薄膜集積回路用導体膜材
料であれば、どれを用いても、またこれらを真空蒸着の
他にスパッタリングによって形成しても良いことはもち
ろんである。
また本実施例においては別々のマスクを用いたため第3
図Cのように、薄膜抵抗体32と薄膜リード電極22の
長さ方向のひろがりが一致していないが、これらを同一
のマスクを用いて形成し、薄膜抵抗体32の端部が薄膜
リード電極22の全面の下層に形成されていてもよいこ
とはもちろんである。
さらにまた、第3図Cのような場合、薄膜抵抗体32の
ホトエツチング時に用いるエツチング液は、通常下地用
誘電体層11を腐食し易いので、あらかじめ下地用誘電
体層11表面と薄膜抵抗体32との間に、上記エツチン
グ液に耐える例えばTa203(酸化タンタル)膜をR
FスパッタリングしであるいはTaをスパッタした後加
熱酸化させて形成してもよい。
本考案の第5の工程においては第3図Cによりあるいは
a、b図で2点鎖線で示したように、少くとも薄膜抵抗
体32全体を被覆保護するための膜、ここでは酸化防止
用保護膜52と耐摩耗用保護膜42が、通常のRFスパ
ッタリングによって形成される。
酸化防止用保護膜としては厚み数ミクロンの5102
(2酸化シリコン)、A1203(アルミナ)等が用い
られ、耐摩耗用保護膜としては通常厚み10ミクロン程
度のTa205.Al2O3等が用いられる。
本考案の第6の工程として、分離ダイオード20が、駆
動回路中に外付けされる。
通常分離ダイオードは数個ないし数10個を同一チップ
上に形成しビームリード端子を出したビームリードアレ
ーチップが用いられるが、もちろん1個のチップ上に1
個のダイオードを乗せた個別のダイオードを外付けして
もよい。
本考案は以上説明したごとく、駆動用配線部は厚膜回路
技術により製作し、発熱抵抗体部は薄膜回路技術により
製作される。
駆動配線部は集積化サーマルヘッドの大部分の面積を占
めかつ、リードの引出し、ダイオードマウントクロスオ
ーバ等の電気配線が主機能であり、この部分を厚膜回路
技術で製作できるので、A4.A5.B4等の大版のも
のまで、機械的に強く、高信頼のものが、非常に低いコ
ストで製作でき、量産性が高い。
一方発熱抵抗体部は集積化サーマルヘッドの中心部のみ
であり、この部分のみを薄膜回路技術で製作することは
、全体を薄膜化して製作するのにくらベコスト的、工数
的に全体に与える影響は少い。
しかも薄膜技術により、発熱抵抗体の寸法精度は非常に
よくなり、また抵抗のばらつきも厚膜の場合に比べて非
常に小さいとくに本考案においては、第3図に示したよ
うに互いに入れ違いに対向する厚膜リード電極21間と
2個づつの薄膜抵抗体32が形成されているので厚膜リ
ード電極21の分解能の2倍の分解能の発熱抵抗体32
を形成することができる。
通常厚膜リード電極21を5本/mm程度、発熱抵抗体
32を10本/mm程度に形成することは技術的に非常
に容易であり、しかもサーマルヘッド全体の分解能とし
ては発熱抵抗体の分解能で決まるのでしたがって10本
/mm以上〜25本/mm程度まで高分解能のサーマル
ヘッドが容易に得られる。
また本考案の薄膜抵抗体32は、下地用誘電体層11の
上に形成されるので、この層が高熱層として働らき、熱
が基板に逃げて熱損失を増加させることなく、非常に熱
効率の良いサーマルヘッドが得られる。
したがって発熱抵抗体によって決められる。
本考案の印字品質は極めて高いものとなる。
以上のごとく、本考案は、厚膜、薄膜集積技術を使い分
は各々単独あるいは両者を単に組合せただけでは得られ
ない集積化サーマルヘッドを実現している。
すなわち、印字品質、熱効率が良好でかつ大型の集積化
サーマルヘッドを、安価に、量産性良く実現できる。
また例えば、厚膜、薄膜回路の単なる組合せでは、両者
を接続する方法が問題となるが、本考案では接続がその
まま集積技術でなされるので、信頼性が向上するし、ま
た下地用誘電体層とクロスオーバ用誘電体層が同様に形
成できるので、個別に行なうより工程の簡略化ができる
したがって本考案により、コストパーホーマンス性に優
れた、実用的サーマルヘッドが実現できる。
第5図は本考案の第2の実施例の主要部を示す図でaは
抵抗体部の平面図、bはその線AA’に関する断面図で
ある。
第1の実施例と対応する構成要素はそのまま同一番号を
もって示した。
本実施例においては薄膜抵抗体32が一様の連続するパ
ターンで形成され、その上層に薄膜リード電極22が、
必要な記録密度に応じて抵抗体を区切り、かつ狭むよう
に個々の薄膜抵抗体32の両側に交互に配置され、厚膜
リード電極21に繋がっている。
35は必要に応じて形成される抵抗値調整用穴である。
本実施例では、第1の実施例にくらべて発熱抵抗体部の
パターンがより簡単であり、がつまた薄膜抵抗体長さ7
幅比が小さいのでその材料としてTa205より、一般
に、より比抵抗の高いN iCrあるいはサーメット薄
膜抵抗を用いるのに適している。
以上、第1、第2の実施例のごとく、本発明においては
発熱抵抗体ドツト数の限られた、また駆動配線法も特定
の場合を用いて説明したが、実際の発熱抵抗体数は数百
、数千であり、配線部のマトリックス化単位も、30〜
60個を一束として高速化、簡略化が計られ、また駆動
方法自体も多くの変形があることはもちろんであるが本
考案によりそれぞれに応じた集積化が実現できることは
言うまでもない。
【図面の簡単な説明】
第1図は従来の厚膜サーマルヘッド主要部を示す図でa
は平面図、b、Cはその断面図である。 図において1は誘電体基板、21は厚膜リード電極、3
1は厚膜抵抗体、41は保護膜である。 第2図は従来の薄膜サーマルヘッド主要部の断面図を示
し、1は誘電体基板、11は下地用誘電体層、32は薄
膜抵抗体、22は薄膜リード電極、52゜42はそれぞ
れ酸化防止用、耐摩耗用保護膜である。 第3図は本考案の第1の実施例を示す図で、aは全体の
平面図、bは一部の拡大平面図、CはB−C断面図、d
、 eはそれぞれA−B、C−D断面図である。 第1図および第2図と同一構成要素は同一番号をもって
示した。 12はクロスオーバ用誘電体層、12′はスルーホール
穴、21′は上層厚膜ノード電極、20は分離用ダイオ
ード、M、N、S。 Tは端子を示す。 第4図は第1の実施例と類似のサーマルヘッド等価回路
図である。 第5図は本考案の第2の実施例の主要部を示す図であり
、aは平面図、bはその断面図であり、第3図と同一構
成要素は同一番号をもって示した。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数個の発熱抵抗体列に所定の方法で電流を通電し、そ
    のジュール熱により感熱記録を行わしめるサーマルヘッ
    ドにおいて、誘電体基板の同一面上に、互いに対向配置
    された2群の厚膜リード電極列を含む駆動配線部と、該
    ・厚膜リード電極列の対向する間隔内に配置された下地
    用誘電体層と、該下地用誘電体層上に形成された薄膜抵
    抗体列と、該薄膜抵抗体列とその両側の上記2群の厚膜
    リード電極列との間に2群に分れて配置され、上記厚膜
    リード電極列の両端を除いて、上記厚膜ノード電極列の
    一方の群の任意の1個と、それに対向する、他方の群の
    厚膜リード電極列の2個の厚膜リード電極とに、2個の
    上記薄膜抵抗体を順次千鳥掛は状に電気的、接続すると
    ころの2群の薄膜リード電極列と、さらに少くとも上記
    薄膜抵抗体列を被覆したる保護膜とからなることを特徴
    とする集積化サーマルヘッド。
JP9115977U 1977-07-08 1977-07-08 集積化サ−マルヘッド Expired JPS591803Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9115977U JPS591803Y2 (ja) 1977-07-08 1977-07-08 集積化サ−マルヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9115977U JPS591803Y2 (ja) 1977-07-08 1977-07-08 集積化サ−マルヘッド

Publications (2)

Publication Number Publication Date
JPS5418242U JPS5418242U (ja) 1979-02-06
JPS591803Y2 true JPS591803Y2 (ja) 1984-01-19

Family

ID=29020174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9115977U Expired JPS591803Y2 (ja) 1977-07-08 1977-07-08 集積化サ−マルヘッド

Country Status (1)

Country Link
JP (1) JPS591803Y2 (ja)

Also Published As

Publication number Publication date
JPS5418242U (ja) 1979-02-06

Similar Documents

Publication Publication Date Title
US4259564A (en) Integrated thermal printing head and method of manufacturing the same
US4241103A (en) Method of manufacturing an integrated thermal printing head
JPS6211798B2 (ja)
US4689638A (en) Thermal recording head and process for manufacturing wiring substrate therefor
JPS591803Y2 (ja) 集積化サ−マルヘッド
EP0059102B1 (en) Crossover construction of thermal-head
JPS5952073B2 (ja) ダイオ−ドマトリクス一体化感熱ヘツド
JPS6236873B2 (ja)
JP3124870B2 (ja) サーマルヘッドおよびその製造方法
US4691210A (en) Thermal head for heat-sensitive recording
JPS5835482Y2 (ja) 集積化サ−マルヘッド
JPS6016353B2 (ja) サ−マルヘッドの製造方法
JPS6230114B2 (ja)
JP2001246770A (ja) サーマルプリントヘッド及びその製造方法
JPS607180Y2 (ja) サ−マルヘツド
CN214449563U (zh) 一种薄膜热敏打印头用发热基板
JPS6236874B2 (ja)
JPS5934510B2 (ja) サ−マルヘツド
JP2929649B2 (ja) サーマルヘッドおよびその製造方法
JP2868365B2 (ja) サーマルヘッドにおけるパターンずれ検出構造
JP3639115B2 (ja) ラインサーマルヘッド
JPH0442136Y2 (ja)
JP2731445B2 (ja) サーマルヘッド
JPH01123756A (ja) 厚膜型サーマルヘッド
JPH0727161Y2 (ja) サーマルヘッド