JPS611116A - パルス出力回路の負荷短絡保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえば小型直流モータを駆動するためのパ
ルス出力回路に係り、特に負荷短絡時における出力トラ
ンジスタを保護するための負荷短絡保護回路に関する。

〔発明の技術的背景〕

この種の負荷短絡保護回路としては様々の構成が知られ
ており、その基本的な構成は短絡電流を検出して出力ト
ランジスタをカットオフするものである。上記短絡電流
を検出するため、！常は出力トランジスタに直列に電流
検出用抵抗を接続し、この抵抗の電圧降下が所定の基準
値に達したか否かを検出している。この場合、検出すべ
き短絡電流の大きさに応じて前記電流検出用抵抗の値を
変えたり、この抵抗の電圧降下を検出する回路の検出基
準電圧を変えている。

〔背景技術の問題点〕

ところで、負荷の使用環境などによって負荷の短絡が一
時的に発生する場合（たとえば負荷回路の端子間にコゞ
ミが一時的に付着したのち離脱したような場合）がある
。

そこで、このような一時的な短絡に対して適切な保護を
行なう機能を兼ね備えることが必要である。そして、こ
のような機能を簡単な構成により実現するこ七が要望さ
れている。

〔発明の目的〕

本発明は上記の事情に鑑みてなされたもので、検出すべ
き短絡電流の大きさを変えることが可能であると共に負
荷の一時的な短絡に対して出力トランジスタを適切に保
護する機能を簡単な構成で実現可能なパルス出力回路の
負荷短絡保護回路を提供するものである。

〔発明の概要〕

即ち、本発明は、ノクルス駆動回路のパルス信号出力に
より出力トランジスタをスイッチング駆動するパルス出
力回路において、上記出力トランジスタに直列に電流検
出用抵抗を接続し、前記ノ４ルス信号出力のオン期間に
おける上記電流検出用抵抗の電圧降下の大きさによって
前記出力トランジスタの負荷が短絡中であることを検出
する負荷短絡検出回路を設け、この検出回路の検出出力
を受けて前記出力トランジスタの出力電流を所定値以下
に制限する出力電流制限回路を設け、前５検出回路の検
出出力を一定時間受けて前記出力トランジスタをカット
オフ制御すると共にこの状態を保持し、前記・千ルス信
号出力のオン期間に続くオフ期間に上記保持状態を解除
する出力遮断制御回路を設けてなることを特・徴とする
ものである。

これによって、パルス信号出力のオン期間に負荷短絡を
検出すると、出力電流制限に続く出力遮断制御およびそ
の制御状態の保持を内容とする短絡保護が行なわれ、次
のオフ期間に上記保持状態が解除される。したがって、
負荷短絡状態が継続している場合には上述した短絡保護
が繰り返し行なわれることになるが、一時的な短絡０場
合ゝは負荷の正常復帰後′ｊ常の負荷　　　　；駆動が
行なわれることになる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図において、１はパルス駆動入力信号が導かれる／
ＩＰルス駆動回路、２は上記パルス駆動回路１のパルス
信号出力によりスイッチング駆動されるＮＰＮ形の出力
トランジスタ、３は上記出力−トランジスタ２のフレフ
タとＶ　電源との間に接続された負荷、４は上記出力ト
ランジスタ２のエミッタと接地端との間に接続された電
流検出用抵抗、５は上記抵抗４による電圧降下を検出し
て負荷短絡の有無を検出する短絡検出回路、６は上記短
絡検出回路５が負荷短絡中であることを検出した出力（
短絡検出出力）を受けて前記出力トランジスタ２のペー
ス電位を制御して出力電流を所定値以下に制限する出力
電流制限回路、７は前記短絡検出回路５による前記短絡
検出出力を一定時間受けることによって前記出力トラン
ジスタ２のベース電位あるいはエミッタ電位を制御して
出力トランジスタ２をカットオフ制御し、このカットオ
フ制御状Ｄｔｔ保持し、ノクルス駆動回路１のパルス信
号出力がカフ期間になると上記保持状態を解除する出力
遮断制御回路である。

上記構成によるパルス出力回路の負荷短絡検出回路によ
れば、パルス駆動回路１のノクルス信号出力のオン期間
において短絡検出回路５がら短絡検出出力が発生すると
、出力電流制限回路６が出力トランジスタ２の出力電流
を所定値以下に制限する。さらに、一定時間後に出力遮
断制御回路７が出力トランジスタ２をカットオフ制御し
、この状態を保持する。そして、パルス駆動回路１のノ
Ｊ？ルス信号出力がオフになると、前記出力遮断制御回
路７の保持状態が解除され、再び短絡保護動作を待機す
る状態になる。

即ち、上述したような短絡保護動作によれば、次のノや
ルス駆動のオン期間になったとき、それまでに負荷３が
短絡状態から正常状態に復帰していない場合（短絡状態
が継続している状態）には再び前述したような短絡保護
が行なわれるようになるが、そうでなくて正常状態に復
帰していた場合（短絡状態がパルス駆動信号の１周期以
内に終了する一時的な短絡の場合）には通常の負荷駆動
が行なわれるようになる。また、短絡検出回路５により
短絡中であると検出する短絡電流の大きさは、短絡検出
回路５の検出基準電圧あるいは電流検出抵抗４の値を変
えることによって調整可能である。

また、上記・母ルス出力回路の負荷短絡保護回路によれ
ば、継続的な短絡状態および一時的な短絡状態のいずれ
に対しても短絡検出回路５の短絡検出出力を用いて保護
制御を行なうことができ、しかも上記短絡検出出力を用
いて出力電流制限回路６および出力遮断制御回路７をそ
れぞれ制御することができ、構成が簡易である。

次に、本発明の一具体例を第２図を参照して説明する。

第２図は負荷である小型の直流モータＭを正転方向又は
逆転方向に切換え可能なノソルス出力回路を示しており
、Ｑｌ、Ｑ２はＰＮＰ形の第１．第２の出力トランジス
タ、Ｑｓ　＋　ＱａはＮＰＮ形の第３．第４の出力トラ
ンジスタ、Ｄ・・・は過電圧防止用グイオード、２１．
２２は一対の出力端子、４は電流検出用抵抗である。上
記第１．第３の出力トランジスタＱｌ、Ｑ３は前記出力
端子２１．２２を介して直列接続されており、負荷モー
タＭを正転方向に駆動するためのものである。また、第
２．第４の出力トランジスタＱ２　＊　Ｑ４は前記出力
端子２２．２１を介して直列接続されており、負荷モー
タＭを逆転方向に駆動するためのものである。２３は正
転方向駆動用のパルス駆動信号入力が印加される第１の
入力端子、２４は逆転方向駆動用の・ぞルス駆動信号入
力が印加される第２の入力端子であり、これらの両入力
端子２３．２４には選択的に入力が印加される。２５は
上記第１の入力端子２３の入力を受けて前記第１．第３
の出力トランジスタＱｌ　ｔ　Ｑｓを駆動する第１０ノ
ザルス駆動回路であって、パル、ス駆動信号入力をＮＰ
Ｎ形の入力段トランジスタＱｓにより増幅し、このトラ
ンジスタＱｓのフレフタ負荷抵抗Ｒ１，Ｒ２の接続点Ａ
の電位ＶえをＰＮＰ形の駆動段トランジスタＱ６により
増幅してそのエミッタ電位およびフレフタ負荷抵抗Ｒ３
１Ｒ４の接続点Ｂの電位ＶＢを各対応して第１．第３の
出力トランジスタＱｌ、Ｑ３のベースに供給するように
構成されている。２６は箭記第２の入力端子２４０入力
を受ケて前記第２．第４の出力トランジスタＱ２１Ｑ４
を駆動する第２のパルス駆動回路であって、前記第１の
パルス駆動回路２５と同様に溝底されている。

前記電流検出用抵抗４は、前記第１．第２の出力トラン
ジスタＱｌ、Ｑ２のエミッタ共通接続点と−ｋＶ、ｃ電
源との間に接続されている。Ｑ７は短絡電流検出用のＰ
ＮＰ形のトランジスタであり、そのエミッタは■ｃｃ電
源に接続され、ベースは抵抗Ｒ６を介して前記電流検出
用抵抗４の一端に接続されている。Ｄｌは出力電流ｆｉ
ｔ！ＩＦＭ用の第１ｅイーＡ−−−ドであって、上記短
絡検出用トラン・ゾスタＱ７のコレクタと前記第１のノ
ぐルス駆動回路２５の駆動段トランジスタＱ６のベース
との間に順方向に接続されている。Ｄ２は出力電流制限
用の第２のダイオードであり、前記短絡検出用トランジ
スタＱ７のコレクタと前記第２の／Ｊ？Ａｔス駆動回路
２６の駆動段トランジスタＱ６のベースとの間に順方向
に接続されている。２７は第１の出力遮断制御回路であ
って、前記短絡電流検出用トランジスタＱ７のフレフタ
出力がダイオードＤ３、抵抗Ｒ７を直列に介して抵抗Ｒ
８、コンデンサＣの並列回路に供給され、この並列回路
の電圧がカットオフ制御用のＮＰＮ形トランジスタＱ８
のベースエミッタ間に与えられ、このトランジスタＱＢ
のコレクタは抵抗Ｒ９を介して前記短絡検出用トランジ
スタＱ７のベースに接続され、このトランジスタＱｓの
エミッタが前記第１のパルス駆動回路２５の入力段トラ
ンジスタＱ５のコレクタに接続されている。２８は第２
の出力遮断制御回路であって、上記第１の出力遮断制御
回路２７と同様に構成されて第２．第４の出力トランジ
スタＱ２．Ｑ４をカットオフ制御するものである。

次に、上記パルス出力回路の動作を説明する。

いま、第１の入力端子２−３にパルス駆動信号が入力し
、第２の入力端子２４は信号入力がない場合、第２のパ
ルス駆動回路２６は入力段トランジスタＱ６がオフ状態
であり、その駆動段トランジスタＱ６もペースに抵抗Ｒ
２を介してｖｃｃ電位が与えられてオフ状態であり、第
２．第４の出力トランジスタＱｚ　＋　Ｑ＜はオフ状態
である。そして、第１のパルス駆動回路２５により第１
゜第３の出力トランジスタＱｌ、Ｑ３がスイッチング駆
動され、出力端子２１．２２間には図示実線矢印方向に
パルス電流が流れ、負荷モータＭは正転方向に駆動され
る。この場合、・クルス駆動のオン期間に負荷短絡が発
生していなければ、電流検出用抵抗４の電圧降下が小さ
く、短絡検出用トランジスタＱ７はオフ状態であり、出
力電流制限用の第１のダイオードＤＩおよび第１の出力
遮断制御回路２７は非動作状態である。これに対して、
負荷短絡が発生すると、電流検出用抵抗４の電圧降下が
大きくなって短絡検出用トランジスタＱ１はオンになる
。これによって、第１のダイオードＤＩがオンになって
第１のパルス駆動回路２５の駆動段トランジスタＱ６の
ペース電位が高くなり、駆動段トランジスタＱ６の電流
が小さくなって第１．第３の出力トランジスタＱｌ、Ｑ
３の出力電流が所定値以下に制限される。

このとき、第１の出力遮断制御回路２７においては、前
記短絡検出用トランジスタＱ１からの出力電流を一定時
間受けてコンデンサＣの端子電圧が所定値まで上昇する
と、カットオフ制御用のトランジスタＱ８がオンになる
。このオン電流は、ｖＣｃ電源から電流検出用抵抗４、
抵抗Ｒ６を経て流れるので、上記抵抗４の電圧降下がさ
らに大きくなり、第１の出力用トランジスタＱｌはエミ
クタ電位が大きく低下してカットオフ状態になり、これ
によって第３の出力トランジスタＱ３もカットオフ状態
になる。この状態は、前記短絡検出用トランジスタＱ７
のオン状態、カットオフ制御用トランジスタＱｓのオン
状態が継続しているので保持されるが、第１の入力端子
２３のパルス駆動信号入力のオフ期間になると上記保持
状態が解除される。即ち、このオフ期間になると、第１
の・やシス駆動回路２５０入力段トランジスタＱ、がオ
フになるので、第１の出力遮断制御回路２２のカットオ
フ制御用トランジスタＱ８もオフになり、電流検出用抵
抗４の電圧降下が生じなくなり、短絡検出用トランジス
タＱ７はオフになり、再び短絡検出および保護のための
待機状態に戻ることになる。

なお、第１の入力端子２３の信号入力がなく、第２の入
力端子２４にパルス駆動信号が入力する場合には、第１
．第３の出力トランジスタＱ１＋Ｑ３がオフ状態であり
、第２．第４の出力トランジスタＱ２　、Ｑ４がスイッ
チング駆動され、出力端子２２．２１間には図示点線矢
印方向にノ４ルス電流が流れ、負荷モータＭは逆転方向
に駆動される。この場合の短絡保護動作は、前述した動
作に準じて短絡検出用トランジスタＱ７＋第２のダイオ
ードＤ２．第２の出力遮断制御回路２８により行なわれ
る。

なお、上記回路においては、短絡検出用のトランジスタ
Ｑ７のエミッタベース間電圧が短絡検出基型電圧となっ
ているので、短絡検出電流の大きさに応じて電流検出用
抵抗４の値を設定すればよい。

〔発明の効果〕

上述したように本発明のパルス出力回路の負荷短絡検出
回路によれば、検出すべき短絡電流の大きさを変えるこ
とが可能であると共に負荷の一時的な短絡に対して出力
トランジスタを適切に保′必する機能を簡単な構成で実
現することができる。

【図面の簡単な説明】

第１図は本発明に係るノ４ルス出力回路の負荷短絡検出
回路の一実施例を示すブロック図、第２図は本発明回路
の一具体例を示す回路図である。 １．２５．２６・・・ノ母ルス駆動ｉ路、２ｔ　Ｑ□〜
Ｑ４・・・出カドラン・ゾスタ、３・・・負荷、４・・
・電流検出用抵抗、５．Ｑ７・・・負荷短絡検出回路、
６．　Ｄ、。 Ｄ２・・・出力電流制限回路、７，２７．２８・・・出
力遮断制御回路。 出願人代理人　　弁理士　鈴　江　武　彦第１図

Claims (1)

【特許請求の範囲】
1. パルス駆動回路のパルス信号出力によりスイッチング駆
   動される出力トランジスタに直列に接続された電流検出
   用抵抗と、前記パルス信号出力のオン期間における上記
   電流検出用抵抗の電圧降下の大きさによって前記出力ト
   ランジスタの負荷が短絡中であることを検出する負荷短
   絡検出回路と、この負荷短絡検出回路の短絡検出出力を
   受けて前記出力トランジスタの出力電流を所定値以下に
   制限する出力電流制限回路と、前記負荷短絡検出回路の
   短絡検出出力を一定時間受けて前記出力トランジスタを
   カットオフ制御すると共にこの状態を保持し、前記パル
   ス信号出力のオン期間に続くオフ期間に上記保持状態を
   解除する出力遮断制御回路とを具備することを特徴とす
   るパルス出力回路の負荷短絡保護回路。