JPS61110233A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ソート処理されたりレーションに対してマー
ジ・ソート処理を基本にした関係演算により射影演算を
効率良く実行し得るデータ処理装置に関する。

〔発明の技術的背景とその問題点〕

大容量記憶装置の進歩に伴い、その大容量記憶装置上で
大規模なデータベースを構築する計算機システムが増え
てきている。ところが、データベースが大規模になる程
、該データベースから必要なデータを検索するに必要な
時間が長くなるという問題が生じている。これを解決す
る方法の１つとして、検索に必要な処理、つまり関係演
算を専用ハードウェアで実行することが種々提唱されて
いる。

しかして、マージ・ソート処理をベースとした関係演算
を実行する従来のデータ処理装置にあっては、予めソー
ト処理されている２つのりレーション間の各レコードを
相互に比較し、その比較結果に応じて上記２つのりレー
ションの一方から選択的にレコードを出力する動作を基
本としているので、例えば上記データベース検索で必要
な射影演算を行うことが困難であると云う不具合があっ
た。

即ち、この射影演算（ｐｒｏｊｅｃｔｉｏｎ）は、例え
ばから、そのキイ（属性Ａ、属性Ｂ）の値が等しいレコ
ードを取り除いて、析しいりレーション（Ｒとして得る
ものである。つまりこの射影演算は、１つのりレーショ
ン中に重複するレコードを除去して新しいりレーション
を生成するものである。

従って２つのりレージョン層のマージ・ソート処理を行
うデータ処理装置では、この種の１つのりレーションに
対して施される射影演算に対処することができなかった
。

そこで従来、予め処理対象となる１つのりレーションか
ら２つのりレーションを作り、これらの２リレーシヨン
閏で上述したマージ・ソート処理することが考えられて
いる。然し乍ら、上記マージ・ソート処理における比較
処理にはレコードの重複を除く機能がないので、結局従
来のデータ処理装置で、上述した射影演算を実行するこ
とができなかった。この為、射影演算は専らソフトウェ
アで処理されており、その実行に多くの時間を費やして
いると云う不具合があった。

（発明の目的〕 本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、例えばデータベース検索処理に
必要な射影演算を簡易に、且つ高速に実現することがで
きるデータ処理装置を提供することにある。

（発明の概要） 本発明は、ルコードを処理するたびに反転されるメモリ
選択フラグを演算部に用意し、この演算部に所定の規則
に従ってソート処理が施された複数のレコードからなる
リレーションを入力する時、上記メモリ選択フラグが指
定する第１または第２のレコードバッファメモリに上記
リレーションのレコードをルコードづつ交互に格納する
ようにし、且つ前記第１のレコードバッファメモリから
読み出される第１のレコードと、前記第２のレコードバ
ッファメモリから読み出される第２のレコードとを比較
回路で比較するように上記演算部を構成し、出力選択部
においては前記メモリ選択フラグに従って出力対象とす
るレコードが前記第１のレコードか、或いは前記第２の
レコードかを選択し、この選択したレコードを出力する
か否かを前記比較回路の比較結果に従って制御すること
によって射影演算を処理可能としたことを特徴とするも
のである。

〔発明の効果〕

かくして本発明によれば、入力リレーションの各レコー
ドを交互に第１および第２のレコードバッファメモリに
格納して該第１および第２のレコードバッファメモリに
２つのりレーションを作成し、これらのりレーション間
で各レコードの比較を行いつつ、その比較結果に従って
前記第１および第２のレコードバッファメモリから交互
に読出されるレコードの出力を制御するので、前記２つ
のりレーション間のレコードが等しいとき、そのレコー
ド出力を阻止してＪ！重複レコードないリレーションを
簡易に、且つ効果的に作成することが可能となる。つま
り、入力リレーションを交互に振分けて作成した２つの
りレーション間の各レコードの比較結果に従って、同一
レコードが検出されたとき、そのレコードの出力を阻止
するので、ソフトウェアに頼ることなしに、入力リレー
ション中の重複レコードを除去することができ、上記人
力リレーションに対する射影演算を簡易に高速に実行す
ることが可能となる。

（発明の実施例〕 以下、図面を参照して本発明の一実施例につき説明する
。

図は実施例装置の概略構成図である。データ処理装置は
、基本的にはマージ・ソート処理をベースとした関係演
算を実行する演算部１と、その関係演算結果の出力制御
を行う出力制御部２とにより構成される。

所定の規則に従ってソート処理が施されたりレーション
を構成する複数のレコードは、データ処理装置に順次入
力される。演算部１は、入力レコードを１１１づつセッ
トする入力レジスタ１１と、ルコード分の記憶容量を持
ち、且つＦＩＦＯ（）７−スト・イン・ファースト・ア
ウト）機能を有する第１および第２のレコードバッファ
メモリ１２゜１３と、上記第１のレコードバッファメモ
リ１２から読み出される値と第２のレコードバッファメ
モリ１３から読み出される値とを相互に比較して、上記
多値が相互に等しいときにイコール信号を出力する比較
回路１４と、前記第１および第２のレコードバッファメ
モリ１２．１３を選択ＩＩＩＩＩｌするフラグ回路１５
とを備えて構成される。

尚、上記フラグ回路１５にセットされるメモリ選択フラ
グＦは、入力されたルーコードが処理される都度、つま
り１サイクル毎に反転制−される。

そして上記メモリ選択フラグＦが１″のときには、前記
第１のレコードバッファメモリ１２が選択されて、入力
レジスタ１１に格納された値が該第１′のレコードバッ
ファメモリ１２に格納される。そして上記メモリ選択フ
ラグＦが０″のときには、ＮＯＴ回路１６を介して前記
第２のレコードバッファメモリ１３が選択され、前記入
力レジスタ１１に格納された値が該第２のレコードバッ
ファメモリ１３に格納される。このメモリ選択フラグＦ
に従って、前記入力レジスタ１１に順次入力されるデー
タ（レコード）が、前記第１および第２のレコードバッ
ファメモリ１２．１３に交互に格納される。尚、前記レ
コードが複数の語（データ）からなり、語単位で入力レ
ジスタ１１にデータが入力される場合には、複数の語か
らなる１つのレコードが一方のレコードバッフ１メモリ
に格納されたのち、前記メモリ選択フラグＦが反転され
る。

しかして前記比較回路１４は、上記第１Ｆ３よび第２の
レコードバッファメモリ１２．１３にそれぞれ格納され
たデータ（レコード）を相互に比較し、そのデータ（レ
コード）が等しいとき、イコール信＠Ｅを出力している
。尚、比較回路１４が、前記複数の語からなるレコード
を語単位で比較する場合には、レコードを構成する各語
間での比較結果の全てが等しいときにのみ、当該レコー
ドが等しいことになるので、各レコードの最後の語の比
較結果を得たとき、前記イコール信号Ｅが有効となる。

ところで処理対象としているレコードが、その後に続く
レコードと重複していることが判明するタイミングは、
該レコードの最後の語の比較結果を得たときとなる。こ
の為、該レコードを一旦、バッフ１リングする必要があ
る。出力ＩＩＩＩＷＪ部２に設けられた第３のレコード
バッファメモリ１７は、前記第１Ｊ５よび第２のレコー
ドバッファメモリ１２゜１３から順次読み出される語を
、前記メモリ選択フラグＦに従って選択制御される選択
回路１８を介して入力し、これを格納してそのレコード
をバッファリングしている。この結果、第３のレコード
バッファメモリ１７には、処理対象としているレコード
が格納されることになる。

しかして出力制御回路１９は前記第３のレコードバッフ
ァメモリ１７に格納されたレコードが、その後に続くレ
コードと重複しているか否かを前記イコール信＠Ｅから
判定しており、重複していない場合（Ｅ−０）には、該
第３のレコートバツフ７メモリ１７に格納されたレコー
ドを出力レジスタ２０を介して出力している。また上記
イコール信号Ｅが（Ｅ−１）の場合には、該第３のレコ
ードバッファメモリ１１に格納されたレコードが債に続
くレコードとＩ？Ｉしているとして、その出力を阻止し
ている。このようにして、ソート処理されたりレーショ
ンの各レコードが、その後に続くレコードと等しい場合
、そのレコードの出力が阻止されて１つのりレーション
中の重複レコードの除去、つまり射影８ＪＩｉｌｌが行
われるようになっている。

尚、ここでは本発明の要旨と直接関係していないことか
ら図示していないが、演算部１には現在キイ・フィール
ドを処理中か否かを示す回路や、レコードの最後の１１
Ｉを処理中か否かを示す回路等が設けられることは云う
までもない。

次に、本装置における射影演算処理の流れを具体例を挙
げて説明する。

本装置における射影演算は、基本的には次のように行わ
れる。

（Ｉ）　　先ずリレーション（Ｒｘ）をそのキイの値に
対して、例えば昇順にソート処理する。例えばりレーシ
ョン（Ｒ１）の属性Ａと属性Ｂを１つが得られる。

このようなりレーションの各レコードを語単位で順次入
力して、本装置による射影演算が次のようにして実行さ
れる。

（ＩＦ）演算部１では、先ず前記メモリ選択フラグＦに
従って入力レコードを交互に振分け、前記第１および第
２のレコードバッファメモリ１２．１３上で２つのりレ
ーション（Ｒｘｌ）と（Ｒｘ２）を作成する。

（■）しかる後、両リレーション（Ｒｘ１）（ＲＸ２）
の先頭のレコードにポインタを置いて比較対像とするレ
コードを特定し、前記メモリ選択フラグＦを（Ｒｘ１）
側にする（Ｆ−１）。

（ＩＶ）次に上記ポインタが示すレコード間でそのキイ
（属性）の値を比較する。

（ＩＶ）そして上記レコード間のキイ（属性）の値が等
しければ、そのレコードが重複しているとして前記メモ
リ選択フラグＦが示す側のレコードの出力を阻止する。

また上記レコード間のキイ（属性）の値が等しくなけれ
ば、レコードが重複していないとじで前記メモリ選択フ
ラグＦが示す側のレコードを出力する。

（Ｖ）その後、前記メモリ選択フラグＦが指す側のポイ
ンタを次のレコードに進め、該メモリ選択フラグＦを反
転する。

（Ｖｌ）そして次のレコードがあれば、前記（ＩＶ）の
処理に戻り、次のレコードがない場合には、前記メモリ
選択フラグＦが指す銅のレコードを出力してその処理を
終了する。

この処理フローにおける前記（ＩＶ）〜（ＶＩ）の処理
について更に詳しく説明する。先ず前記（Ｉ）に示す処
理によって前記第１および第２のレコードバッファメモ
リ１２．１３に振分けられて作成される２つのりレーシ
ョン（ＲＸＩ）（ＲＸ２）は次のようになる。

２各サイクルで前記メモリ選択フラグＦが示すリレーシ
ョンを表している。

しかして第１サイクル■では、［１／ｒ］と［２／Ｑ］
とを比較する。この場合、両レコードは等しくないので
、前記メモリ選択フラグＦ（Ｆ−１）が選択しているレ
コード［１／ｒｌが出力され、その後、メモリ選択フラ
グＦを“０″に反転する。

次の第２サイクル■では、［２／（１３と［２／ｑ］を
比較する。この場合、両レコードが等しいのでメモリ選
択フラグＦ　（Ｆ−０）が選択しているレコード［２／
ｑｌの出力が阻止される。つまり、そのレコードが出力
されない。そして前記メモリ選択フラグＦが“１”に反
転される。

第３サイクル■、第４サイクル■、第５サイクル■では
、そのレコードの値が等しくないので、前記第１サイク
ル■の場合と同様に、そのレコードが出力される。

以上が、本装置の基本的に射影演算の流れである。

ところで前述したりレーション（Ｒ１）の各レコードは
、複数の語（属性）からなる。今、各属性の語長を、全
て１ｇｌ長とし、各レコードのレコード長が２Ｎ長で与
えられるものとする。そして実施例装置では１開を処理
する時間を１フエーズとし、ルーコードを処理する時間
を１サイクルとして、つまり２フエーズを１サイクルと
して動作するものとする。

この場合実施例＠藁では、ソート処理されたりレーショ
ンを入力するに際し、先ず前記メモリ選択フラグＦを“
１″初期設定する。

しかして第〈−１）サイクルでは、上記リレーションの
１番目のレコード［１／ｒｌを入力し、第１のレコード
バッファメモリ１２に記憶する。

この第（−１）サイクルでの動作を更に詳しく説明する
と、その第１フエーズで属性Ａのデータ［１］を入力し
、これを入力レジスタ１１にセットする。このとき前記
メモリ選択フラグＦが“１ｎであることから、上記入力
レジスタ１１にセットされたデータ［１］を第１のレコ
ードバッファメモリ１２に格納する。

次の第２７エーズでは、［ｒｌを入力レジスタ１１１に
セットし、これを同様にして第１のレコードバッファメ
モリ１２に格納する。これによって、最初のレコードの
入力が終了する。その後、前記メモリ選択フラグＦをＯ
″に反転して第（−１）サイクルを終え、次の第（０）
サイクルに移る。

第（０）サイクルでは、レコード［２／ｑｌを入力し、
このとき前記メモリ選択フラグＦが“０″であることか
ら、これを第２のレコードバッファメモリ１３に記憶す
る。この処理は上記第（−１）サイクルと同様にして行
われるが、そのサイクルの最後で前記メモリ選択フラグ
Ｆを反転して“１”にする。

続く第１サイクルでは、次の３つの処理が平行して行わ
れる。

その１つは３番目のレコード［２／Ｑ］を入力し、第１
のレコードバッファメモリ１２に格納する動作であり、
その処理は前述した第（−１）サイクルと同様に行われ
る。２つ目の動作は、第１のレコードバッファメモリ１
２から１番目のレコード［１／ｒ］を、また第２のレコ
ードバッファメモリ１３から２番目のレコード［２／ｑ
ｌをそれぞれ読出し、これらのレコードを比較回路１４
で比較する処理動作である。そして３つ目の動作は、前
記メモリ選択フラグＦに従って、前記第１のレコードバ
ッファメモリ１２から読み出した１番目のレコードを第
３のレコードバッファメモリ１７に格納する動作である
。

即ち、このサイクルの第１７エーズでは、処理■は、３
番目のレコードの先頭の１ｇｌである〔２］を入力して
入力レジスタ１１にセットし、これを第１のレコードバ
ッファメモリ１２に格納する第１の動作、Ｆ　Ｉ　ＦＯ
ＩＩ能を有する第１および第２のレコードバッファメモ
リ１２．１３から、前に配憶したレコード（−１番目の
レコードと２番目のレコード）の先頭の各！ｉ［１］［
２］をそれぞれ読み出し、その語を比較する第２の動作
、および上記第１のレコードバッファメモリ１２から読
出した先頭の珀［１］を第３のレコードバッファメモリ
１７に格納する第３の動作からなる。

そして、その第２７エーズでは、入力した３番目のレコ
ードの２語口［Ｑ］を第１のレコードバッファメモリ１
２に格納する動作、第１および第２のレコードバッファ
メモリ１２．１３から、前に記憶したレコード（−１番
目のレコードと２番目のレコード）の２番目の各Ｉ［ｒ
ｌ　　［Ｑ］をそれぞれ読み出して比較する動作、同時
に上記第１のレコードバッファメモリ１２から読出した
２番目の語［ｒｌを第３のレコードバッファメモリ１７
に格納する第３の動作からなる。

この第２７エーズは、レコードの最後の１語の処理なの
で、前記比較回路１４のイコール信号Ｅ（Ｅ−０）を出
力する。出力１ｉ１１１０回路１９は、このイコール信
号Ｅに従って、次の第２サイクルで前なることを示して
いるから、次の４つの処理が平行に行われる。

この４つの処理のうちの３つは上述した第１サイクルと
同様であり、これに加えて出力制御部２におけるレコー
ドの出力制御が前記イコール信号Ｅに応じて行われる。

つまり前記イコール信号Ｅが“Ｏｎの場合にのみ、次の
第４の動作が行われる。この第４の動作は、第１フエー
ズで前記第３のレコードバッファメモリ１７から、レコ
ードの１語目を読み出して出力レジスタ２０にセットし
て出力し、次の第２フエーズで前記第３のレコードバッ
ファメモリ１７から、レコードの２Ｉ！目を読み出して
出力レジスタ２０にセットして出力する。これによりレ
コードＭ　／ｒ　］が出力される。

尚、前記イコール信号εが“１”の場合、前記その前の
サイクルで比較されたレコードが等しいことを示すから
、そのレコードの出力を阻止するべく、第４の動作は行
われない。

以降のサイクルでは、上述した第２サイクルと同様な処
理が繰返して行われる。

従ってこのリレーション中からイコール信号Ｅが“１”
であるレコードの出力を阻止し、つまり重複したレコー
ドを取除くことによって、次のような新しいりレーショ
ン（Ｒ２）を得ることが回収上のように本装置によれば
、メモリ選択フラグに従って第１および第２のレコード
バッファメモリ１２．１３に入力レコードを交互に記憶
し、その後各レコードを読み出して比較して、その結果
により該レコードを出力するか否かを決定し、上記メモ
リ選択フラグにより示されるレコードの出力を制御する
ので、データ処理装置を用いて射影演算を効果的に、且
つ高速に実行することができる。

しかも、その処理アルゴリズムが簡単であり、ハードウ
ェアにおける実現が容易である。

尚、本発明は上述した実施例に限定されるものではない
。例えばレコードを構成する属性の数や、その語長等は
処理対象とするデータベースの構造等に応じて定めれば
良い。またこれに応じて１サイクルのフェーズ数を定め
れば良い。その他、本発明はその要旨を逸脱しない範囲
で種々変形して・実施することができる。

【図面の簡単な説明】

図は本発明の一実施例装置の概略構成図である。 １・・・演算部、２・・・出力制御部、１１・・・入力
レジスタ、１２・・・第１のレコードバッファメモリ、
１３・・・第２のレコードバッファメモリ、１４・・・
比較回路、１５・・・フラグ回路、１６・・・ＮＯＴ回
路、１７・・・第３のレコードバッファメモリ、１８・
・・選択回路、１９・・・出力制罪回路、２０・・・出
力レジスタ。

Claims (2)

【特許請求の範囲】
1. （１）所定の規則に従ってソート処理された複数のレコ
   ードを順次入力すると共に、１つの入力レコードを処理
   する都度メモリ選択フラグを反転する手段と、この反転
   制御されるメモリ選択フラグに従って上記入力レコード
   を交互に記憶する第１および第２のレコードバッファメ
   モリと、これらの第１および第２の各レコードバッファ
   メモリにそれぞれ格納された各入力レコードを相互に比
   較する比較回路と、前記メモリ選択フラグに従って前記
   第１または第２のレコードバッファメモリに格納された
   レコードを選択し、この選択したレコードを出力するか
   否かを前記比較回路の比較結果に従って制御する出力制
   御部とを具備したことを特徴とするデータ処理装置。
2. （２）第１および第２のレコードバッファメモリは、そ
   れぞれＦＩＦＯ機能を有するものであって、出力制御部
   は、メモリ選択フラグに従って選択的に入力レコードの
   書込みが行われるレコードバッファメモリに書込まれて
   いたレコードを読出し、このレコードを比較結果が不一
   致のとき出力し、且つ該比較結果が一致したとき、その
   出力を阻止するものである特許請求の範囲第１項記載の
   データ処理装置。