JPS61109323A - 位相同期発振器 - Google Patents

位相同期発振器

Info

Publication number
JPS61109323A
JPS61109323A JP59231864A JP23186484A JPS61109323A JP S61109323 A JPS61109323 A JP S61109323A JP 59231864 A JP59231864 A JP 59231864A JP 23186484 A JP23186484 A JP 23186484A JP S61109323 A JPS61109323 A JP S61109323A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
voltage
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59231864A
Other languages
English (en)
Other versions
JPH0320165B2 (ja
Inventor
Hiroshi Muto
武藤 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59231864A priority Critical patent/JPS61109323A/ja
Publication of JPS61109323A publication Critical patent/JPS61109323A/ja
Publication of JPH0320165B2 publication Critical patent/JPH0320165B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、定常位相誤差の抑圧等を目的として、そのル
ープ内に積分回路を有する積分形位相同期発振器に関す
るものである。
従来の技術 従来、定常位相誤差の抑圧等を目的として、ループ内に
積分回路を有する積分形位相同期発振器は、第3図に示
す様に、基準入力信号100と電圧制御発振回路4の出
力信号200の位相差に比例した信号を発生する位相比
較回路1と、この位相比較回路lの出力信号を積分し、
前記の電圧制御発振器4に制御電圧を与える積分回路3
よυ構成さnる。なお、一般に電圧制御発振回路4の中
心周波数は、正常動作時の積分形位相同期発振器の出力
周波数に等しい。
発明が解決しようとする問題点 上記のような従来の積分形位相同期発振器において、基
準入力信号100に、断障害が発生すると、位相比較回
路1の出力信号の占有率は一定値となる。積分回路3け
この位相比較回路1の出力Gt号を積分し、電圧制御発
振回路4の制御電圧を発生するから、位相比較回路lの
出力信号の占有率が厳密に50%でない限#)積分回路
3の出力電圧は最終的に、その能力に1って定まる最大
値又は最小値となる。この結果、電圧制御発振回路4の
出力周波数もその中心周波数から大きく隔nた最高周波
数又は最低周波数となる。
以上のように、従来の積分形位相同期発振器では、基準
入力信号障害時の出力周波数が正常動作時の出力周波数
から大きく隔った値となる欠点を有していた。
本発明は従来の上記事情に錯みてなされたものであり、
従って本発明の目的は、前述のような従来の積分形位相
同期発振器の欠点を簡素な回路構成により除去し、基準
入力信号が障害と1つた場合に於いても、その出力周波
数をあらかじめ定めた所定の周波数に保つことができる
新規な位相同期発振器を提供することにある。
問題点を解決するための手段 上記目的を達成する為に、本発明に係る位相同期発振器
は、電圧制御発振回路と、この電圧制御発振回路の出力
信号波形の占有率を制御信号に応じて変換する占有率変
換回路と、前記電圧制御発振回路の出力信号と基準入力
信号の位相差に比例した信号を発生する位相比較回路と
、−刀の入力を前記占有率変換回路の出力信号とし、他
力の入力を前記位相比較回路の出力信号として、その一
方を選択信号に応じて選択する選択回路と、この選択回
路の出力信号を積分し前記電圧制御発振回路に制御電圧
を与える積分回路と、前記制御電圧と所定の電位とを比
較し前記占有率変換回路に前記制御信号を与える電圧比
較回路と、前記基準入力信号の障害を検出し前記選択回
路に選択信号を与える障害検出回路とを具備して構成さ
れる。
発明の実施例 次に、本発明をその好ましい一実施例につき図面を参照
して詳細に説明する。
第1図は本発明による位相同期発振器の一実施例を示す
ブロック構成図である。図に於いて、参   −窯番号
100は本発明に係る位相同期発振器の入力端子、20
0は同じく出力端子である。又、lは位相比較回路、2
は選択回路、3は積分回路、4は電圧制御発振回路、5
は電圧比較回路、6は占有率変換回路、7は基準入力信
号の障害検出回路をそれぞれ示す。上記占有率変換回路
6は、例えば。
分周回路、あるいは種々の波形変換回路によって容易に
構成される。また、障害検出回路7としては、障害の種
類によってそれに応じた種々の検出回路が用いられるが
、本発明の場合には例えば断検出回路が使用される。
ここで占有率変換回路6の出力信号500の占有率は、
第2図500 (a)及び5oo(b)K示す如く、少
なくとも1つはその占有率が5091以上であシ、他の
少なくとも1つはその占有率が50%未満である。
なお、占有率変換回路6の出力周波数fnは、積分回路
3の積分時定数をTとするとき、次式(1)を満足すれ
ば良く、必ずしも位相比較回路1の出力周波数に等しい
必要はなく、まだ占有率変換にともないその周波数が変
化しても良い。
T> 1 /fD、8.、、、、、、、、、、、、、、
、、、、、、、、、、−、  (1)本実施例に示す積
分形位相同期発振器において。
入力端子100より正常な基準入力信号が加えられてい
る場合には、入力障害検出回路7から発せられる選択信
号により選択回路2は2つの入力信号のうち位相比較回
路1の出力信号を選択している。
従って、この状態では、基準入力信号100と電圧制御
発振回路4の出力信号が位相比較回路1に加えられ、と
の出力信号が積分回路3により積分され、電圧制御発振
回路40制御電圧となっているので、第3図に示した従
来の積分形位相同期発振器と同等の構成となっており、
同様に作用する。
次に、基準入力信号が障害状態となった場合について説
明する。
入力端子100に加えられている基準入力信号に障害が
発生すると、障害検出回路7はこれを検出して選択信号
を反転する。この結果、選択回路2は2つの入力信号の
うち占有率変換回路6の出力信号を選択して出力する。
いま、占有率変換回路6の出力信号が第2図500 (
a) K示すような占有率50チ以上であったとすると
、との信号を積分して得られ名積分回路3の出力電圧は
上昇していく。
との制御電圧は電圧比較回路5によシミ圧制御発振回路
4が所定の周波数で発振するようあらかじめ定められた
基準電位と常に比較されており、制御電圧が基準電位以
上となると電圧比較回路5の出力信号、即ち占有率変換
回路60制御浦号は。
占有率変換回路6の出力信号が第2図500Φ)に示す
ような占有率50チ未満の信号となるよう変化する。
この結果、積分回路3の出力電圧は下降することになシ
、この電位が前記と同様に、あらかじめ定められた基準
電位以下となれば電圧比較回路5により発生される制御
信号は再び占有率変換回路6の出力信号の占有率が50
%以上になるよう変化する。
このように1本位相同期発振器では、入力信号障害時に
上記の動作を<C返すので、最終的に積分回路3の出力
電圧は、所定の基準電位に十分等しくなる。従って、こ
の基準電位をあらかじめ電圧制御発振回路4の出力周波
数が所定の値となるよう定めておけば、基準入力信号障
害時にも所定の周波数が維持される。
本実晦例においては、占有率変換回路6の出力500が
、第2図(a)、Φ)に示すように、占有率が2種類に
変化する場合について説明したが、3種類以上に変化す
るように構成することも可能でア#)%その場合には電
圧比較器5もそれに応じて3種以上の制御信号を出力で
きる構成となることは勿論である。
発明の効果 以上の説明から明らかなように、本発明によれば、簡単
な回路構成により、基準入力信号に障害が発生した場合
に於いても、その出力周波数を所定値とする積分形位相
同期発振器を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実晦例を示すブロック構成図、第2
図は第1図に示した占有率変換回路の出? 力信号波形の一例を示す波形図、第3図は従来の積分形
位相同期発振器を示すブロック図である。 1Φ・響位相比較回路、2・・・選択回路、3e@+1
積分回路、4・・φ電圧制御発振回路、5・e・電圧比
較回路、6φ・會占有率変換回路。 100−−−入力端子、200−−−出力端子、  5
00・・・占有率変換回路の出力信号、500(a)・
・・占有率変換回路の出力波形(占有率50%以上)。 500(b)・・・占有率変換回路の出力波形(占有率
50%未満)

Claims (1)

    【特許請求の範囲】
  1. 電圧制御発振回路と、この電圧制御発振回路の出力信号
    波形の占有率を制御信号に応じて変換する占有率変換回
    路と、前記電圧制御発振回路の出力信号と基準入力信号
    の位相差に比例した信号を発生する位相比較回路と、一
    方の入力を前記占有率変換回路の出力信号とし他方の入
    力を前記位相比較回路の出力信号としてその一方を選択
    信号に応じて選択する選択回路と、この選択回路の出力
    信号を積分し前記電圧制御発振回路に制御電圧を与える
    積分回路と、前記制御電圧と所定の電位とを比較し前記
    占有率変換回路に制御信号を与える電圧比較回路と、前
    記基準入力信号の障害を検出し前記選択回路に選択信号
    を与える障害検出回路とを有することを特徴とした位相
    同期発振器。
JP59231864A 1984-11-02 1984-11-02 位相同期発振器 Granted JPS61109323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59231864A JPS61109323A (ja) 1984-11-02 1984-11-02 位相同期発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59231864A JPS61109323A (ja) 1984-11-02 1984-11-02 位相同期発振器

Publications (2)

Publication Number Publication Date
JPS61109323A true JPS61109323A (ja) 1986-05-27
JPH0320165B2 JPH0320165B2 (ja) 1991-03-18

Family

ID=16930212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59231864A Granted JPS61109323A (ja) 1984-11-02 1984-11-02 位相同期発振器

Country Status (1)

Country Link
JP (1) JPS61109323A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131820A (ja) * 1982-01-29 1983-08-05 Nec Corp 位相同期回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131820A (ja) * 1982-01-29 1983-08-05 Nec Corp 位相同期回路

Also Published As

Publication number Publication date
JPH0320165B2 (ja) 1991-03-18

Similar Documents

Publication Publication Date Title
US4835481A (en) Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency
JPH0292021A (ja) ディジタルpll回路
JPS61109323A (ja) 位相同期発振器
JPH033419A (ja) 位相同期回路
JP2000040956A (ja) 同期制御方式
JPS6161308B2 (ja)
JPH01194715A (ja) ディジタルpll回路
JPH02217018A (ja) 位相同期発振器
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP2829366B2 (ja) 位相同期発振回路
JPS6177428A (ja) サンプルクロツク信号発生器
JPH04165819A (ja) 位相同期発振器
JPH06177754A (ja) 位相同期発振回路
JPH0276416A (ja) 位相同期回路
JPH08172380A (ja) クロック作成回路におけるカウンタの制御方法
JPH0691463B2 (ja) 位相同期発振器
JPH0260229A (ja) 位相同期回路
KR100346725B1 (ko) 위상동기루우프회로
JP3160904B2 (ja) 位相同期発振回路装置
JPH03101311A (ja) 位相同期発振回路
JPS6373717A (ja) 位相同期発振器
JPS6276819A (ja) 位相同期発振器
JPS5912049B2 (ja) Pll回路
JPS6229217A (ja) クロツク分配回路
JPH09135369A (ja) 映像表示装置