JPS61108240A - ル−プネツトワ−クのキヤリア制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はノードステーションをリング状に接続してなる
ループネットワークに係り、特にノードステーション内
の中央演算処理装置の異常をキャリア制御によって逸早
く検知しうるようにしたループネットワークのキャリア
制御方式［従来の技術］ 一般に、ループネットワークを構成する複数のノードス
テーションの内の１つに障害が発生した場合、その障害
原因は種々考えられる。例えば次のようなものがある。

（１）　　ループの伝送路にデータを送出する送信部が
不調となる。

（２）　　ループの伝送路からデータを受信する受信部
が不調となる。

（３）　　ノードステーションに実装されている中央演
算処理装置が暴走状態となる。

（４）　　ノードステーションに実装されている中央演
算処理装置がプツトロック（あるルーチンから脱は出せ
ない等）状態となる。

そこで、従来は（１）　、　（２）のようなハードウェ
アに起因する障害を検知するために、データの誤り率チ
ェック等の対策を採って、上記障害に対処していたが、
（３１、ｆ４）等のソフトウェアに起因する障害、ある
いは処理中枢部の障害に対してはその川縁がまちまちで
あるため有効な対策が採られていなかった。

［発明が解決しようとする問題点］ ところが、上記（３１、（４１等のソフトウェアに起因
Ｊ−る障害、あるいは処理中枢部の障害により有害なデ
ータが送出されることがあり、有害なデータが送出され
るとネットワーク全系に多大な悪影響を及ぼすため、何
らかの対策を打つ必要にせまられていた。

［発明の目的］ 本発明の目的は、前記した従来技術の問題点を解消し、
ソフトウェアあるいはノードステーションの処理系中枢
部の障害に対しても、外部に対する影響を少なくし逸早
く異常点の検出を行ない得るようにしたループネットワ
ークのキャリア制御方式を提供することにある。

［発明の概要］ 上記目的を達成するために、本発明はラフ１〜ウエアに
起因する障害や処理中枢部の障害が生じれば、中央演算
処理装置より取り出していた周期パルスが出なくなると
の知見のもとに、ノードステーション２内の中央演算処
理装置１３より周期パルスＣ′ｔを出力させ、その周期
パルスＣｔが出力されている間だけループ伝送路３へ変
調データＭＤを送信する送信キャリアＣａを発生させよ
うに構成したものである。

［実施例］ 本発明方式を実施するためのノードステーションの実施
例を第１図〜第２図に基づいて説明すれば以下の通りで
ある。

第２図に示す如く、端末装置１とのデータ入出力制御を
行なう各ノードステーション２を伝送路３で順次接続し
てリング状となしてループネットワークが構成される。

第１図はこのループネットワークを構成するノードステ
ーション２内部の回路ブロックである。

同図に示す如く、ループ伝送路３から受信器４に受信さ
れたデータは、バイパス制御回路５を通って復調器６へ
入り、これによりデータは復調されノードステーション
基本制御回路７に伝送される。

ノードステーション基本制御回路７に伝送されて信号処
理され、これより出力されるデータ、あるいは単に中継
するだ（プでそのまま出力されるデータは、変調器８を
通り、本発明の要部を構成するキャリア制御回路９を経
由して再びバイパス制御回路５を通って送信器１０から
ループ伝送路３へ送出されるように構成しである。

上記キャリア制御回路９は、入力端子■に周期パルスＣ
ｔが印加される再トリガ可能な１１１安定マルヂバイブ
レータ１１と、このマルチバイブレータ１１の出力端子
Ｑが一方の入力端子に、使方の入力端子には変調器８の
出力端子が接続された２人カアンド回路１２どから成り
、このアンド回路１２の出力端子にはバイパス制御回路
５の送信側入力端子が接続されて、マルチバイブレータ
１１の出力端子Ｑからでる送信キャリアＣａによって変
調データＭＤの送出が制御されるようになっている。

ここで、上記周期パルスＣ１は、ノードステーション基
本制御回路７内の中央演算処理装置１３から出力させる
ようにし、中央演算処理装置１３のある決まった周期に
行なうルーチンで処理させる。そして、その周期は、単
安定マルチバイブレーク１１のＣＲ時定数で決まる出力
パルス幅よりも小さく設定され、周期パルスＣｔが出力
されていれば、単安定マルチバイブレーク１１の出力端
子Ｑからは常に送信キャリアＣａ、が発生ずるようにな
っている。

さて、上記のような構成において、ノードステーション
２に実装されている中央演算処理装置１３が正常に働い
ていると、該装置１３からは周期パルスＣｔが出力され
、単安定マルチバイブレータ１１の出力端子Ｑには常に
送信キャリアＣａが発生する。したがって、周期パルス
Ｃｔが出力されている限り、単安定マルチバイブレータ
１１に後続するアンド回路１２の一方の入力は１″とな
りゲートが開くので、変調後のデータＭＤはキャリア制
御回路９を通過して伝送路３へ送出される。

ところが、中央演算処理装置１３が暴走状態と６一 なったり、デフ１〜ロツク状態となったり（）で障害が
発生すると、中央演算処理装置１３は周期パルスＣｔを
発生づ“ることができなくなり、単安定マルチバイブレ
ーク１１の出力端子Ｑから送信キャリアＣａが消失する
。したがって、アンド回路１２の一方の入力が“０″と
なってグーｉ〜が閉じるので、変調データＭ　Ｄはキレ
リア制罪回路９によって遮断され伝送路３に送出されな
くなる。変調データＭＤが伝送路３に送出されないと、
隣接するノードステーション２にはキャリア断となって
現われるので、このキャリア断を検知することによって
逸早くループ系の異常、特に中央演算処理装置１３の異
常を知ることができる。

このように、本実施例によれば、中央演算処理装＠　１
３のルーチンで処理された周期パルスＣｔが出力されて
いる間のみ送信キャリアＣａによるループ伝送路３への
データ送出を行なうように構成したので、ソフトウェア
に起因する障害あるいは処理中枢部の障害に対するその
現象がまちまちであったとしても、そのような障害が発
生すると障害原因に関わりなく直ちに周期パルスＣｔが
発生しな（なるので、有害なデータが伝送路３に送出さ
れるのを有効に防止することができる。また、周期パル
スＣｔが発生しなくなるとデータを送信する送信キャリ
アＣａが断になるので、障害ノードステーション２の探
索を行なう場合もきわめて容易に見つけ出すことができ
る。

［発明の効果］ 以上要するに本発明によれば次のような優れた効果を発
揮する。

（１）　　中央演算処理装置より周期パルスを出力させ
、周期パルスが出力されている間のみ伝送路へデータを
送信する送信キャリアを発生させるようにしたことによ
り、ソフトウェアあるいはノードステーションの処理系
中枢部の障害が発生したとしても送信キャリアを断とし
て有害なデータが伝送路に送出されるのを有効に防止で
き、ネットワークに悪影響を及ぼすのを回避できる。

（２）　　送信キャリア断によりデータそのものが送出
されなくなるので逸早くノードステーションの異常点の
検出を行なうことができる。

【図面の簡単な説明】

第１図は本発明方式を実施するためのノードステーショ
ンの回路ブロック図、第２図はループネットワークの全
体構成図である。 図中、１は端末装置、２はノードステーション、３は伝
送路、９はキャリア制御回路、１３は中央演算処理装置
、Ｃｔは周期パルス、Ｃａは送信キャリア、ＭＤは変調
データである。 特許出願人　　　日立電線株式会社 代理人弁理士　　絹　　谷　　信　　雄−〇− 第１図 ２・・・ノー１゛ステーシヨン ３・・・伝送路− ９・・・　キャソ７−崇封牟ｐａ蓼ド ア３・パ中夫壇算刈理衷歪 Ｃｔ・・・Ｉ′ｉ；ｌ力パルス ｃａ・パ玉くｆ容キャリア Ｍｆ）・・・突看廚デ゛−タ

Claims (1)

【特許請求の範囲】
1. 端末装置とのデータ入出力制御を行なう各ノードステー
   ションを伝送路にて順次接続してリング状となしたルー
   プネットワークにおいて、上記ノードステーション内の
   中央演算処理装置より周期パルスを出力させ、該周期パ
   ルスが出力されている間のみ上記伝送路へデータを送出
   する送信キャリアを発生させるようにしたことを特徴と
   するループネットワークのキャリア制御方式。