JPS61104467A - デジタルデ−タ復調回路 - Google Patents
デジタルデ−タ復調回路Info
- Publication number
- JPS61104467A JPS61104467A JP22398784A JP22398784A JPS61104467A JP S61104467 A JPS61104467 A JP S61104467A JP 22398784 A JP22398784 A JP 22398784A JP 22398784 A JP22398784 A JP 22398784A JP S61104467 A JPS61104467 A JP S61104467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- input
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタルデータの復調回路に関するもので
、特に光学的記録再生装置のアドレス信号復調回路に適
したディジタルデータ復調回路忙関するものである。
、特に光学的記録再生装置のアドレス信号復調回路に適
したディジタルデータ復調回路忙関するものである。
光学式記録再生装置は、光感♂性材料を塗布又は蒸着し
た円盤状記録担体（以下ディスクと略記する）にレーザ
光源からの元スポットを照射し、その光出力強度を記録
信号で変調することにより、光照射部の光反射率等の光
学的特性変化として記録を行い、かつ光学的特性の変化
を検出することによって、記録した情報の再生を行うも
のである。この光学式記録再生装置としては、例えば特
開昭５６−１４５５５５号等に記載されたものが挙げら
れ、主に映像信号の静止画ファイルとしての用途が考え
られている。以下この従来例について添付・図面を用い
て説明する。
た円盤状記録担体（以下ディスクと略記する）にレーザ
光源からの元スポットを照射し、その光出力強度を記録
信号で変調することにより、光照射部の光反射率等の光
学的特性変化として記録を行い、かつ光学的特性の変化
を検出することによって、記録した情報の再生を行うも
のである。この光学式記録再生装置としては、例えば特
開昭５６−１４５５５５号等に記載されたものが挙げら
れ、主に映像信号の静止画ファイルとしての用途が考え
られている。以下この従来例について添付・図面を用い
て説明する。
第１図はディスクの一例を示したものであり、ディスク
１には製造時において、溝状案内トラック２および５の
他に斜線で示された各案内トラック固有のアドレス信号
４、および記録位置合わせマーク５が形成されている。
１には製造時において、溝状案内トラック２および５の
他に斜線で示された各案内トラック固有のアドレス信号
４、および記録位置合わせマーク５が形成されている。
図では説明の簡単のために、２本の隣接した同心円状ト
ラック２および３のみを示すが、螺線状のトラックでも
よい。
ラック２および３のみを示すが、螺線状のトラックでも
よい。
９２図は、記録再生を行なう装置の光学系および再生信
号処理系の構成を示したものである。
号処理系の構成を示したものである。
第２図において、ディスク１はディスク回転用モータ６
によって例えば１８００ｒｇＦｍ”と高速回転されてい
る。レーザダイオード７から発生される元ビームは、集
光レンズ８によって平行光に変換され、凹の円筒レンズ
９および凸の円筒レンズ１０によって楕円形の断面を有
する元ビームをほぼ円形の光ビームに変換している。円
形に変換された元ビームは、偏光プリズム１１．ミラー
ノ１２．’７４波長板１５を通過して、対物レンズ１４
に入射される。対物レンズ１４は、光ビームをディスク
の記録トラック上にミクロンサイズの元スポットとなる
様に、周知の焦点制御で制御される。ディスク１上で反
射された反射光は、再び対物レンズ１４． ’／４波長
板１５を通過して偏光プリズム１１によって方向が変え
られ、凸レンズや凹レンズで構成される検出レンズ１５
を通過して受光器１６に結儂する。受光器１６では、光
信号を電気信号に変換し、この信号を再生増幅回路１７
情幅する。増幅された信号は、ＨＰＦ （バイパスフィ
ルタ） １ａ、およヒＬＰＦ（ローパスフィルタ）１９
に入力される。ＨＰＦｌａを介して得られる映像信号あ
るいは音声信号等の再生信号は再生信号処理回路２０で
所定の処理をされる。一方、ＬＰＦ１９を介して得られ
る各トラック固有のアドレス信号は、波形整形回路２１
でディジタルデータに変換された後、データゲート回路
２２に入力される。一方、前記記録位置合わせマーク５
を検出するための記録位置合わせマーク検出用フォトセ
ンサ２７の出力は、波形整形回路２８を通して矩形波に
変換され、アドレス信号を抜き取るためのゲート信号と
して前記データゲート回路２２．およびアドレス信号復
調時にデータとクロックの同期を合わせるための同期合
わせ回路２４に入力される。
によって例えば１８００ｒｇＦｍ”と高速回転されてい
る。レーザダイオード７から発生される元ビームは、集
光レンズ８によって平行光に変換され、凹の円筒レンズ
９および凸の円筒レンズ１０によって楕円形の断面を有
する元ビームをほぼ円形の光ビームに変換している。円
形に変換された元ビームは、偏光プリズム１１．ミラー
ノ１２．’７４波長板１５を通過して、対物レンズ１４
に入射される。対物レンズ１４は、光ビームをディスク
の記録トラック上にミクロンサイズの元スポットとなる
様に、周知の焦点制御で制御される。ディスク１上で反
射された反射光は、再び対物レンズ１４． ’／４波長
板１５を通過して偏光プリズム１１によって方向が変え
られ、凸レンズや凹レンズで構成される検出レンズ１５
を通過して受光器１６に結儂する。受光器１６では、光
信号を電気信号に変換し、この信号を再生増幅回路１７
情幅する。増幅された信号は、ＨＰＦ （バイパスフィ
ルタ） １ａ、およヒＬＰＦ（ローパスフィルタ）１９
に入力される。ＨＰＦｌａを介して得られる映像信号あ
るいは音声信号等の再生信号は再生信号処理回路２０で
所定の処理をされる。一方、ＬＰＦ１９を介して得られ
る各トラック固有のアドレス信号は、波形整形回路２１
でディジタルデータに変換された後、データゲート回路
２２に入力される。一方、前記記録位置合わせマーク５
を検出するための記録位置合わせマーク検出用フォトセ
ンサ２７の出力は、波形整形回路２８を通して矩形波に
変換され、アドレス信号を抜き取るためのゲート信号と
して前記データゲート回路２２．およびアドレス信号復
調時にデータとクロックの同期を合わせるための同期合
わせ回路２４に入力される。
この様なアドレス信号の記録方式については例えば特開
昭５７−１７２５５５号に記載されており、再生方式に
関しては特開昭５７−１４７１１５号等に記載があり、
従来復調時には、以下の様な技術が用いられている。
昭５７−１７２５５５号に記載されており、再生方式に
関しては特開昭５７−１４７１１５号等に記載があり、
従来復調時には、以下の様な技術が用いられている。
上記データゲート回路２２で抜き取られたアドレス信号
は、アドレス信号復調回路２３．および同期合わせ回路
２４に入力される。同期合わせ回路２４からアドレス信
号復調回路２５に出力される復調用クロックは、同期合
わせ回１８２４で前記データゲート回路２２の出力であ
るアドレスデータの先頭を検出してから発振器２５から
出力されるり臣ツクを分周して生成し、データとクロッ
クの位相ずれが少な（なる様にする。復調回路２５で復
調されたアドレス信号ｆ人 マイクロ；ンピ為−夕２
＋６に入力され、ここでこのアドレス信号を用いて、ラ
ンダムアクセス等の各種の処理がなされる。点線部分で
示した同期合わせ回路２４については、以下第５図およ
び第４メ１を用いて詳細に説明する。第５図は同期合わ
せ回路２４の構成を示し、第４図は、各部波形のタイミ
ングチャートを示す図である。第５図におい、て２９は
第２図に示した波形整形回路２８から出力されるゲート
信号の立上がりを検出するためのエツジ検出回路、５０
はＳｅｔ −Ｒｇｚａｔ型フリップフロップ回路、５１
はに０回路、５２は第２図に示した発振器２５から出力
されるクロックを分周するための分周回路である 入力端子５３に波形整形回路２８から第４図（ｃＬ）に
示す様なデータを抜き取るためのゲート信号（ａ）が入
力され、一方入力端子５５に発振器２５から第４図（Ｃ
）に示す様なりロック（Ｃ）が入力されると、エツジ検
出回路２９チエ上記ゲート信号（ａ）の立上がり後、上
記クロック（Ｃ）に同期して、第４図（ｂ）に示す様な
トリガパルス＜ｂ＞が発生し、７リツプ７０ツブ回路５
ｏのリセット端子Ｒ９および分周回路５２のクリア端子
ＣＬＲに入力される。フリップフロップ回路５０の出力
Ｑは第４図（−）に示す様に、トリガパルス（Ａ）め立
上がりに同期して１″状態にセットされ、同様に分周回
路５２の出力も第４図（７）に示す様に加”状態にセッ
トされる。次に第４図（ｄ−）に示す様なタイミングで
、前記データゲート回路２ｚで抜き取られたアドレスデ
ータ（ｄ）が入力端子５４を通して、フリップフロップ
回路５００セツト端子Ｓｊおよび出力端子５６に入力さ
れる。フリップフロップ回路５０の出力Ｑは、第４図（
＃）Ｋ示ｔ 様にアドレスデータ（ｄ）の立上がりに同
期して＠１“状態にセットされ、Ｍの回路５１の一方の
入力端子に入力される。ＡＮＤ回路５１の他方の入力端
子には、第４図（Ｃ）に示す様な前記り四ツク（Ｃ）が
入力端子３５から入力されているのでかの回路５１は第
４図（ｆ）に示す様なタイミングで、クロックＣｆ）を
分周回路５２に入力する。分周回路５２ ”（ｊ’！
、入力されたクロック（ｆ）を例えば第４図・（ｙ）、
（Ａ）、（ｉ）に示す様に’／２ ｍ’７４ ＊／８に
分周Ｌ・ イに分周したクロック（ｉ）を復調用クロッ
クとして出力一端子５７に出力する。前記出力端子５６
および５７の出力信号であるアドレスデータ（＝’）お
よび復調用クロック（ｉ）は、第２図で示したアドレス
信号復調回路２５に入力され、アドレス信号の復調が行
なわれる。
は、アドレス信号復調回路２３．および同期合わせ回路
２４に入力される。同期合わせ回路２４からアドレス信
号復調回路２５に出力される復調用クロックは、同期合
わせ回１８２４で前記データゲート回路２２の出力であ
るアドレスデータの先頭を検出してから発振器２５から
出力されるり臣ツクを分周して生成し、データとクロッ
クの位相ずれが少な（なる様にする。復調回路２５で復
調されたアドレス信号ｆ人 マイクロ；ンピ為−夕２
＋６に入力され、ここでこのアドレス信号を用いて、ラ
ンダムアクセス等の各種の処理がなされる。点線部分で
示した同期合わせ回路２４については、以下第５図およ
び第４メ１を用いて詳細に説明する。第５図は同期合わ
せ回路２４の構成を示し、第４図は、各部波形のタイミ
ングチャートを示す図である。第５図におい、て２９は
第２図に示した波形整形回路２８から出力されるゲート
信号の立上がりを検出するためのエツジ検出回路、５０
はＳｅｔ −Ｒｇｚａｔ型フリップフロップ回路、５１
はに０回路、５２は第２図に示した発振器２５から出力
されるクロックを分周するための分周回路である 入力端子５３に波形整形回路２８から第４図（ｃＬ）に
示す様なデータを抜き取るためのゲート信号（ａ）が入
力され、一方入力端子５５に発振器２５から第４図（Ｃ
）に示す様なりロック（Ｃ）が入力されると、エツジ検
出回路２９チエ上記ゲート信号（ａ）の立上がり後、上
記クロック（Ｃ）に同期して、第４図（ｂ）に示す様な
トリガパルス＜ｂ＞が発生し、７リツプ７０ツブ回路５
ｏのリセット端子Ｒ９および分周回路５２のクリア端子
ＣＬＲに入力される。フリップフロップ回路５０の出力
Ｑは第４図（−）に示す様に、トリガパルス（Ａ）め立
上がりに同期して１″状態にセットされ、同様に分周回
路５２の出力も第４図（７）に示す様に加”状態にセッ
トされる。次に第４図（ｄ−）に示す様なタイミングで
、前記データゲート回路２ｚで抜き取られたアドレスデ
ータ（ｄ）が入力端子５４を通して、フリップフロップ
回路５００セツト端子Ｓｊおよび出力端子５６に入力さ
れる。フリップフロップ回路５０の出力Ｑは、第４図（
＃）Ｋ示ｔ 様にアドレスデータ（ｄ）の立上がりに同
期して＠１“状態にセットされ、Ｍの回路５１の一方の
入力端子に入力される。ＡＮＤ回路５１の他方の入力端
子には、第４図（Ｃ）に示す様な前記り四ツク（Ｃ）が
入力端子３５から入力されているのでかの回路５１は第
４図（ｆ）に示す様なタイミングで、クロックＣｆ）を
分周回路５２に入力する。分周回路５２ ”（ｊ’！
、入力されたクロック（ｆ）を例えば第４図・（ｙ）、
（Ａ）、（ｉ）に示す様に’／２ ｍ’７４ ＊／８に
分周Ｌ・ イに分周したクロック（ｉ）を復調用クロッ
クとして出力一端子５７に出力する。前記出力端子５６
および５７の出力信号であるアドレスデータ（＝’）お
よび復調用クロック（ｉ）は、第２図で示したアドレス
信号復調回路２５に入力され、アドレス信号の復調が行
なわれる。
しかし、この従来例では、発振器２５から出力されるク
ロック（Ｃ）と、データゲート回路２２で抜き取られた
アドレスデータ（ｄ）が前述した様に非同期であるため
、第５図に示す様にＡＮＤ回路５１から出力されたりは
ツクび）の１個目のクロックパルス（Ａ）のパルス幅が
非常に小さくなる場合がある。例えば、上記りａｙクパ
ルス（Ａ）のパルス幅Ｏ’２０ｓｚＢ以下の時には、第
５図に示す様に、分周回路３２で１／２分周されたクロ
ック（り、および１／４分周されたクロック（ル）は正
常なタイミングで出力されても、分周回路として使用し
ているＴＴＬ−ＩＣ（例えばテキサスインスツルメンツ
社製、５ＹＮＣＨＲＯＮＯＵＳ ＵＰ ／ＤＯＮＮ Ｃ
０ＵＮＴＥＲＴＹＰＥ Ｎｏ、ＳＮ ７４ ＬＳ １９
５ ） ノ内Ｗｉｆ５にもつフリップフロップの遅延時
間の影響で、第５図（Ｓ）に示す様に１／８分周された
クロック（Ｓ）が正常なタイミングで分周されない場合
がある。この時、前記１／８分周されたクロック（Ｓ）
が、復調用クロックとして出力端子５７に出力されると
、出力端子５６に出力されるアドレスデータ（ｄ）と前
記復調用クロック（＆）の位相が、第５図（ｄ）Ｉ（ｉ
）に示す様に大幅にずれ、アドレス信号の復調が行なわ
れないという問題が生じる。
ロック（Ｃ）と、データゲート回路２２で抜き取られた
アドレスデータ（ｄ）が前述した様に非同期であるため
、第５図に示す様にＡＮＤ回路５１から出力されたりは
ツクび）の１個目のクロックパルス（Ａ）のパルス幅が
非常に小さくなる場合がある。例えば、上記りａｙクパ
ルス（Ａ）のパルス幅Ｏ’２０ｓｚＢ以下の時には、第
５図に示す様に、分周回路３２で１／２分周されたクロ
ック（り、および１／４分周されたクロック（ル）は正
常なタイミングで出力されても、分周回路として使用し
ているＴＴＬ−ＩＣ（例えばテキサスインスツルメンツ
社製、５ＹＮＣＨＲＯＮＯＵＳ ＵＰ ／ＤＯＮＮ Ｃ
０ＵＮＴＥＲＴＹＰＥ Ｎｏ、ＳＮ ７４ ＬＳ １９
５ ） ノ内Ｗｉｆ５にもつフリップフロップの遅延時
間の影響で、第５図（Ｓ）に示す様に１／８分周された
クロック（Ｓ）が正常なタイミングで分周されない場合
がある。この時、前記１／８分周されたクロック（Ｓ）
が、復調用クロックとして出力端子５７に出力されると
、出力端子５６に出力されるアドレスデータ（ｄ）と前
記復調用クロック（＆）の位相が、第５図（ｄ）Ｉ（ｉ
）に示す様に大幅にずれ、アドレス信号の復調が行なわ
れないという問題が生じる。
本発明の目的は、上記した従来の問題点を解決するため
に、入力データ信号と入力クロック信号が非同期である
場合でも、入力データ信号と復調用クロックの位相ずれ
が少なく、アドレスデータの復調が確実罠行なえる様な
装置を提供することにある。
に、入力データ信号と入力クロック信号が非同期である
場合でも、入力データ信号と復調用クロックの位相ずれ
が少なく、アドレスデータの復調が確実罠行なえる様な
装置を提供することにある。
そこで本発明においては、入力データ信号と復調用クロ
ックの位相ずれを少なくするために、復調用クロックの
ル倍の周波数のクロックで、入力データをシフトし、こ
のシフト後のデータの先頭から上記−ｍのクロックを分
周し始め復調用クロックを生成する方式を採用する。
ックの位相ずれを少なくするために、復調用クロックの
ル倍の周波数のクロックで、入力データをシフトし、こ
のシフト後のデータの先頭から上記−ｍのクロックを分
周し始め復調用クロックを生成する方式を採用する。
以下、本発明の実施例を添付図面を用いて説明する。第
６図は、本発明の一実施例を示すブロック図であり、第
２図の点線部分である同期合わせ回路２４に相当し、第
７図はこの時のタイミングチャート図を表わしている。
６図は、本発明の一実施例を示すブロック図であり、第
２図の点線部分である同期合わせ回路２４に相当し、第
７図はこの時のタイミングチャート図を表わしている。
従来例と同一機能の部分については、同一符号をつけで
ある。２９は、第２図に示した波形整形回路２Ｂから出
力されるゲート信号の立上がりを検出するためのエツジ
検出回路、５０および−５８はＳａｔ −ＦＬａｚａｔ
凰フリップ７０ツブ回路、５９および４０はＮＡＮＤ回
路、４１はＤ型フリップ７０ツブ回路、５２は第２図に
示した発振器２５から出力されるクロックを分周するた
めの分周回路である。
ある。２９は、第２図に示した波形整形回路２Ｂから出
力されるゲート信号の立上がりを検出するためのエツジ
検出回路、５０および−５８はＳａｔ −ＦＬａｚａｔ
凰フリップ７０ツブ回路、５９および４０はＮＡＮＤ回
路、４１はＤ型フリップ７０ツブ回路、５２は第２図に
示した発振器２５から出力されるクロックを分周するた
めの分周回路である。
入力端子５５に波形整形回路２８から第７図（α）に示
す様なデータを抜き取るためのゲート信号（α）が入力
され、一方入力端子５５に発振器２５から第７図（Ｃ）
に示す様なりはツク（Ｃ）が入力されると、エツジ検出
回路２９″Ｃｊｔ上記ゲート信号（−）の立上がり後、
上記クロック（Ｃ）に同期して、第７図（ｂ）に示す様
なトリガパルス（Ａ）が発生し、フリップフロップ回路
５０のリセット端子Ｒ１，フリップフロップ回路５８の
リセット端子Ｒ２，および分周回路３２のクリア端子Ｃ
ＬＨに入力される。フリップフロップ回路５０および５
８の出力Ｑ１およびＱ２は、第７図（−）および（Ａ）
に示す様に上記トリガパルス（ｂ）の立上がりに同期し
て、“０”状態にセットされ、同様に分周回路５２の出
力も第７図（ｌりに示す様に＠０“状態にセットされる
。次に第７図（ｄ−）に示す様なタイミングで前記デー
タゲート回路２２布き取られたアドレスデータ（ｄ）が
入力端子３４を通して、フリップフロップ回路５００セ
ツト端子Ｓ１およびＤ型フリップフロップ回路４１０入
力端子りに入力される。フリップフロップ回路５ｏの出
力Ｑ１は、第７図（−）に示す様にアドレスデータ（ｄ
）の立上がりに同期して＠１”状態にセットされ、ＮＡ
ＮＤ回路５９の一方の入力端子に入力される。
す様なデータを抜き取るためのゲート信号（α）が入力
され、一方入力端子５５に発振器２５から第７図（Ｃ）
に示す様なりはツク（Ｃ）が入力されると、エツジ検出
回路２９″Ｃｊｔ上記ゲート信号（−）の立上がり後、
上記クロック（Ｃ）に同期して、第７図（ｂ）に示す様
なトリガパルス（Ａ）が発生し、フリップフロップ回路
５０のリセット端子Ｒ１，フリップフロップ回路５８の
リセット端子Ｒ２，および分周回路３２のクリア端子Ｃ
ＬＨに入力される。フリップフロップ回路５０および５
８の出力Ｑ１およびＱ２は、第７図（−）および（Ａ）
に示す様に上記トリガパルス（ｂ）の立上がりに同期し
て、“０”状態にセットされ、同様に分周回路５２の出
力も第７図（ｌりに示す様に＠０“状態にセットされる
。次に第７図（ｄ−）に示す様なタイミングで前記デー
タゲート回路２２布き取られたアドレスデータ（ｄ）が
入力端子３４を通して、フリップフロップ回路５００セ
ツト端子Ｓ１およびＤ型フリップフロップ回路４１０入
力端子りに入力される。フリップフロップ回路５ｏの出
力Ｑ１は、第７図（−）に示す様にアドレスデータ（ｄ
）の立上がりに同期して＠１”状態にセットされ、ＮＡ
ＮＤ回路５９の一方の入力端子に入力される。
ＮＡｔ’ＪＤ回路５９の他方の入力端子には、第７図（
Ｃ）に示す様な前記クロック（ｃ）が入力端子５５から
入力されているので、ＮＡＮＤ回路５９の出力Ｃ７’）
は、第７図Ｃｆ＞に示す様なタイミングであり、このク
ロックＣｆ）をＮＡＮＤ回路４０の一方の入力端子、お
よびＤ型フリップフロップ回路４１ＣＬＫ入力端子罠入
力する。ＤＷフリップフロップ回路４１のＤ端子にを工
、前記アドレスデータ（ｄ）が入力されており、ＣＬＫ
入力端子に入力された前記ＮＡＮＤ回路５９の出力であ
るクロックび）をシフトクロックとして、前記アドレス
データ（ｄ）はＶ７トされる。第７図（！１）に示す様
に、シフトされたアドレスデータ（１）は、Ｄ型フリッ
プ７０ツブ回路４１の出力Ｑからフリップフロップ回路
３８のセット端子Ｓ２．および出力端子５６に入力され
る。フリップフロップ回路５８のセット端子５２１Ｃ，
前記シフトされたアドレスデータ（！Ｉ）が入力される
と、フリップフロップ回路５８の出力Ｑ２は第７図（Ａ
）に示す様に、前記シフトされたアドレスデータ（！Ｉ
）の立上がりに同期して、＠１”状態にセットされ、Ｎ
ＡＮＤ回路４０の一方の入力端子に入力される。ＮＡＮ
Ｄ回路４０の他方の入力端子には、第７図げ）に示す様
に前記ＮＡＮＤ回路３９の出力であるクロック（ｆ）が
入力されているので、ＮＡＮＤ回路４０は、第７図（ｉ
）に示す様なタイミングでクロック＜ｉ＞を分周回路５
２に入力する。分周回路５２では入力されたクロック（
ｉ）を例えば第７図（）゛）、（ｊ）、（Ｊ）に示す様
に’／２．’／４および１／８に分周し、１／８に分周
したクロック＜１＞を復調用クロックとして、出力端子
５７に出力する。前記出力端子−５６および５７に出力
されるアドレスデータ（！ｉ）および復調用クロック（
ｌりは第２図で示したアドレス信号復調回路２５に入力
され、アドレス信号の復調が行なわれる。
Ｃ）に示す様な前記クロック（ｃ）が入力端子５５から
入力されているので、ＮＡＮＤ回路５９の出力Ｃ７’）
は、第７図Ｃｆ＞に示す様なタイミングであり、このク
ロックＣｆ）をＮＡＮＤ回路４０の一方の入力端子、お
よびＤ型フリップフロップ回路４１ＣＬＫ入力端子罠入
力する。ＤＷフリップフロップ回路４１のＤ端子にを工
、前記アドレスデータ（ｄ）が入力されており、ＣＬＫ
入力端子に入力された前記ＮＡＮＤ回路５９の出力であ
るクロックび）をシフトクロックとして、前記アドレス
データ（ｄ）はＶ７トされる。第７図（！１）に示す様
に、シフトされたアドレスデータ（１）は、Ｄ型フリッ
プ７０ツブ回路４１の出力Ｑからフリップフロップ回路
３８のセット端子Ｓ２．および出力端子５６に入力され
る。フリップフロップ回路５８のセット端子５２１Ｃ，
前記シフトされたアドレスデータ（！Ｉ）が入力される
と、フリップフロップ回路５８の出力Ｑ２は第７図（Ａ
）に示す様に、前記シフトされたアドレスデータ（！Ｉ
）の立上がりに同期して、＠１”状態にセットされ、Ｎ
ＡＮＤ回路４０の一方の入力端子に入力される。ＮＡＮ
Ｄ回路４０の他方の入力端子には、第７図げ）に示す様
に前記ＮＡＮＤ回路３９の出力であるクロック（ｆ）が
入力されているので、ＮＡＮＤ回路４０は、第７図（ｉ
）に示す様なタイミングでクロック＜ｉ＞を分周回路５
２に入力する。分周回路５２では入力されたクロック（
ｉ）を例えば第７図（）゛）、（ｊ）、（Ｊ）に示す様
に’／２．’／４および１／８に分周し、１／８に分周
したクロック＜１＞を復調用クロックとして、出力端子
５７に出力する。前記出力端子−５６および５７に出力
されるアドレスデータ（！ｉ）および復調用クロック（
ｌりは第２図で示したアドレス信号復調回路２５に入力
され、アドレス信号の復調が行なわれる。
以上説明した様に、本発明では、入力データ信号と入力
クロック信号が非同期である場合でも、入力データ信号
に対して妥当なタイミングの復調用クロックを安定に出
力することが出来るため、確実にアドレス信号の復調が
行なえる。
クロック信号が非同期である場合でも、入力データ信号
に対して妥当なタイミングの復調用クロックを安定に出
力することが出来るため、確実にアドレス信号の復調が
行なえる。
第１図はディスクの外観を示す模式図、第２図は一般的
な光学的記録再生装置の構成を示すブロック図、第５図
は従来の同期合わせ回路を示すブロック図、第４図は第
３図で示した同期合わせ回路が正常動作している時のタ
イムチャートを示す波形図、第５図は第５図で示した同
期合わせ回路が誤動作している時のタイムチャートを示
す波形図、第６図は本発明の一実施例としての同期合わ
せ回路を示すブロック図、第７図は第６図のタイムチャ
ートを示す波形図である。 １・・・ディスク ７・・・レーザダイオード １Ｂ・・・ＨＰＦ １９・・・ＬＰＦ ２１．２８・・・波形整形回路 ２２・・・データゲート回路 ２５・・・アドレス信号復調回路 ２４・・・同期合わせ回路 ２６・・・マイクロコンビ為−タ ２９・・・エツジ検出回路 ５０．５８・” Ｓａｔ −ＦＬａｚｇｔ屋フリップラ
フリップフ ロ１１回路の回路 ５２・・・分周器 Ｓ ９ 、４０−ＮＡＮＤ回路 ４１・−シフト回路 高 ２ 図 第 ４ 図 第７図
な光学的記録再生装置の構成を示すブロック図、第５図
は従来の同期合わせ回路を示すブロック図、第４図は第
３図で示した同期合わせ回路が正常動作している時のタ
イムチャートを示す波形図、第５図は第５図で示した同
期合わせ回路が誤動作している時のタイムチャートを示
す波形図、第６図は本発明の一実施例としての同期合わ
せ回路を示すブロック図、第７図は第６図のタイムチャ
ートを示す波形図である。 １・・・ディスク ７・・・レーザダイオード １Ｂ・・・ＨＰＦ １９・・・ＬＰＦ ２１．２８・・・波形整形回路 ２２・・・データゲート回路 ２５・・・アドレス信号復調回路 ２４・・・同期合わせ回路 ２６・・・マイクロコンビ為−タ ２９・・・エツジ検出回路 ５０．５８・” Ｓａｔ −ＦＬａｚｇｔ屋フリップラ
フリップフ ロ１１回路の回路 ５２・・・分周器 Ｓ ９ 、４０−ＮＡＮＤ回路 ４１・−シフト回路 高 ２ 図 第 ４ 図 第７図
Claims (1)
- あらかじめ変調されて記録あるいは伝送されているディ
ジタルデータ信号を検出あるいは受信するためのデジタ
ルデータ信号復調回路において、一定周波数の自走クロ
ックを発生させるための発振回路と、入力されたディジ
タルデータを前記自走クロックでシフトするためのフリ
ップフロップ回路と、前記フリップフロップ回路でシフ
トされたディジタルデータの先頭を検出してゲートを開
くための第２のフリップフロップ回路と、前記第２のフ
リップフロップ回路の出力であるゲート信号と前記自走
クロックの論理積をとるための論理回路と、前記論理回
路の出力であるクロックを１／ｎに分周するための分周
回路を有し、前記フリップフロップ回路でシフトされた
ディジタルデータと、前記分周回路で１／ｎに分周され
たクロックを用いてディジタルデータの復調を行なうこ
とを特徴とするデジタルデータ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22398784A JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22398784A JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104467A true JPS61104467A (ja) | 1986-05-22 |
| JPH0514985B2 JPH0514985B2 (ja) | 1993-02-26 |
Family
ID=16806803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22398784A Granted JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104467A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029483A1 (fr) * | 1996-02-08 | 1997-08-14 | Matsushita Electric Industrial Co., Ltd. | Disque optique, dispositif pour disque optique et procede pour reproduire une information sur un disque optique |
-
1984
- 1984-10-26 JP JP22398784A patent/JPS61104467A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029483A1 (fr) * | 1996-02-08 | 1997-08-14 | Matsushita Electric Industrial Co., Ltd. | Disque optique, dispositif pour disque optique et procede pour reproduire une information sur un disque optique |
| US6208603B1 (en) | 1996-02-08 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6266309B1 (en) | 1996-02-08 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6266307B1 (en) | 1996-02-08 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6269068B1 (en) | 1996-02-08 | 2001-07-31 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6269069B1 (en) | 1996-02-08 | 2001-07-31 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6538979B2 (en) | 1996-02-08 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
| US6791930B2 (en) | 1996-02-08 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514985B2 (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424211B1 (ko) | 광디스크장치 | |
| JPH07307064A (ja) | 光学的情報再生装置 | |
| JPS61104467A (ja) | デジタルデ−タ復調回路 | |
| JPS5835708A (ja) | 記録情報再生装置 | |
| JPH0386944A (ja) | 光学式情報記録媒体 | |
| JPH0644571A (ja) | ディスクおよびディスク記録装置およびディスク再生装置 | |
| JPS6132667A (ja) | 映像信号のフイ−ルド検出回路 | |
| JPH11162037A (ja) | 光磁気記録媒体から記録情報を再生する装置及び方法 | |
| JPS62184627A (ja) | 光学式情報記録再生装置 | |
| JPS6058530B2 (ja) | 情報再生装置 | |
| JP2899477B2 (ja) | 光ディスク装置 | |
| SU832593A1 (ru) | Устройство дл синхронизации вос-пРОизВЕдЕНи C НОСиТЕл ОпТичЕСКОйзАпиСи | |
| KR890004059B1 (ko) | 영상재생 장치의 시간축보정 회로 | |
| JPS61220173A (ja) | 情報記録方法及び装置 | |
| JPS6010371B2 (ja) | 円盤状記録媒体の再生装置 | |
| JPS59218083A (ja) | デイスク記録装置 | |
| JPS6350977A (ja) | 高速再生機能を有する情報再生装置 | |
| JPH0636470A (ja) | ディスク情報再生方法および装置 | |
| JPH05129943A (ja) | 位相同期回路 | |
| JPS5956203A (ja) | 記録装置 | |
| JPS62202360A (ja) | 光メモリ装置の信号検出回路 | |
| JPH03266263A (ja) | 記録・再生タイミング発生装置 | |
| JPS62241172A (ja) | ビデオデイスク記録装置 | |
| JPS6349292B2 (ja) | ||
| JPH02152015A (ja) | プリグルーブ付光ディスク及びこれを用いた記録方式 |