JPH0514985B2 - - Google Patents
Info
- Publication number
- JPH0514985B2 JPH0514985B2 JP22398784A JP22398784A JPH0514985B2 JP H0514985 B2 JPH0514985 B2 JP H0514985B2 JP 22398784 A JP22398784 A JP 22398784A JP 22398784 A JP22398784 A JP 22398784A JP H0514985 B2 JPH0514985 B2 JP H0514985B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- flip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 6
- 238000003708 edge detection Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、デイジタルデータの復調回路に関す
るもので、特に光学的記録再生装置のアドレス信
号復調回路に適したデイジタルデータ復調回路に
関するものである。
るもので、特に光学的記録再生装置のアドレス信
号復調回路に適したデイジタルデータ復調回路に
関するものである。
光学式記録再生装置は、光感応性材料を塗布又
は蒸着した円盤状記録担体（以下デイスクと略記
する）にレーザ光源からの光スポツトを照射し、
その光出力強度を記録信号で変調することによ
り、光照射部の光反射率等の光学的特性変化とし
て記録を行い、かつ光学的特性の変化を検出する
ことによつて、記録した情報の再生を行うもので
ある。この光学式記録再生装置としては、例えば
特開昭56−145533号等に記載されたものが挙げら
れ、主に映像信号の静止画フアイルとしての用途
が考えられている。以下この従来例について添付
図面を用いて説明する。第１図はデイスクの一例
を示したものであり、デイスク１には製造時にお
いて、溝状案内トラツク２および３の他に斜線で
示された各案内トラツク固有のアドレス信号４、
および記録位置合わせマーク５が形成されてい
る。図では説明の簡単のために、２本の隣接した
同心円状トラツク２および３のみを示すが、螺線
状のトラツクでもよい。
は蒸着した円盤状記録担体（以下デイスクと略記
する）にレーザ光源からの光スポツトを照射し、
その光出力強度を記録信号で変調することによ
り、光照射部の光反射率等の光学的特性変化とし
て記録を行い、かつ光学的特性の変化を検出する
ことによつて、記録した情報の再生を行うもので
ある。この光学式記録再生装置としては、例えば
特開昭56−145533号等に記載されたものが挙げら
れ、主に映像信号の静止画フアイルとしての用途
が考えられている。以下この従来例について添付
図面を用いて説明する。第１図はデイスクの一例
を示したものであり、デイスク１には製造時にお
いて、溝状案内トラツク２および３の他に斜線で
示された各案内トラツク固有のアドレス信号４、
および記録位置合わせマーク５が形成されてい
る。図では説明の簡単のために、２本の隣接した
同心円状トラツク２および３のみを示すが、螺線
状のトラツクでもよい。
第２図は、記録再生を行なう装置の光学系およ
び再生信号処理系の構成を示したものである。第
２図において、デイスク１はデイスク回転用モー
タ６によつて例えば1800r.p.mと高速回転されて
いる。レーザダイオード７から発生される光ビー
ムは、集光レンズ８によつて平行光に変換され、
凹の円筒レンズ９および凸の円筒レンズ１０によ
つて楕円形の断面を有する光ビームをほぼ円形の
光ビームに変換している。円形に変換された光ビ
ームは、偏光プリズム１１、ミラー１２、1/4波
長板１３を通過して、対物レンズ１４に入射され
る。対物レンズ１４は、光ビームをデイスクの記
録トラツク上にミクロンサイズの光スポツトとな
る様に、周知の焦点制御で制御される。デイスク
１上で反射された反射光は、再び対物レンズ１
４、1/4波長板１３を通過して偏光プリズム１１
によつて方向が変えられ、凸レンズや凹レンズで
構成される検出レンズ１５を通過して受光器１６
に結像する。受光器１６では、光信号を電気信号
に変換し、この信号を再生増幅回路１７で増幅す
る。増幅された信号は、HPF（ハイパスフイル
タ）１８、およびLPF（ローパスフイルタ）１９
に入力される。HPF１８を介して得られる映像
信号あるいは音声信号等の再生信号は再生信号処
理回路２０で所定の処理をされる。一方、LPF
１９を介して得られる各トラツク固有のアドレス
信号は、波形整形回路２１でデイジタルデータに
変換された後、データゲート回路２２に入力され
る。一方、前記記録位置合わせマーク５を検出す
るための記録位置合わせマーク検出用フオトセン
サ２７の出力は、波形整形回路２８を通して矩形
波に変換され、アドレス信号を抜き取るためのゲ
ート信号として前記データゲート回路２２、およ
びアドレス信号復調時にデータとクロツクの同期
を合わせるための同期合わせ回路２４に入力され
る。
び再生信号処理系の構成を示したものである。第
２図において、デイスク１はデイスク回転用モー
タ６によつて例えば1800r.p.mと高速回転されて
いる。レーザダイオード７から発生される光ビー
ムは、集光レンズ８によつて平行光に変換され、
凹の円筒レンズ９および凸の円筒レンズ１０によ
つて楕円形の断面を有する光ビームをほぼ円形の
光ビームに変換している。円形に変換された光ビ
ームは、偏光プリズム１１、ミラー１２、1/4波
長板１３を通過して、対物レンズ１４に入射され
る。対物レンズ１４は、光ビームをデイスクの記
録トラツク上にミクロンサイズの光スポツトとな
る様に、周知の焦点制御で制御される。デイスク
１上で反射された反射光は、再び対物レンズ１
４、1/4波長板１３を通過して偏光プリズム１１
によつて方向が変えられ、凸レンズや凹レンズで
構成される検出レンズ１５を通過して受光器１６
に結像する。受光器１６では、光信号を電気信号
に変換し、この信号を再生増幅回路１７で増幅す
る。増幅された信号は、HPF（ハイパスフイル
タ）１８、およびLPF（ローパスフイルタ）１９
に入力される。HPF１８を介して得られる映像
信号あるいは音声信号等の再生信号は再生信号処
理回路２０で所定の処理をされる。一方、LPF
１９を介して得られる各トラツク固有のアドレス
信号は、波形整形回路２１でデイジタルデータに
変換された後、データゲート回路２２に入力され
る。一方、前記記録位置合わせマーク５を検出す
るための記録位置合わせマーク検出用フオトセン
サ２７の出力は、波形整形回路２８を通して矩形
波に変換され、アドレス信号を抜き取るためのゲ
ート信号として前記データゲート回路２２、およ
びアドレス信号復調時にデータとクロツクの同期
を合わせるための同期合わせ回路２４に入力され
る。
この様なアドレス信号の記録方式については例
えば特開昭57−172533号に記載されており、再生
方式に関しては特開昭57−147115号等に記載があ
り、従来復調時には、以下の様な技術が用いられ
ている。
えば特開昭57−172533号に記載されており、再生
方式に関しては特開昭57−147115号等に記載があ
り、従来復調時には、以下の様な技術が用いられ
ている。
上記データゲート回路２２で抜き取られたアド
レス信号は、アドレス信号復調回路２３、および
同期合わせ回路２４に入力される。同期合わせ回
路２４からアドレス信号復調回路２３に出力され
る復調用クロツクは、同期合わせ回路２４で前記
データゲート回路２２の出力であるアドレスデー
タの先頭を検出してから発振器２５から出力され
るクロツクを分周して生成し、データとクロツク
の位相ずれが少なくなる様にする。復調回路２３
で復調されたアドレス信号は、マイクロコンピユ
ータ２６に入力され、ここでこのアドレス信号を
用いて、ランダムアクセス等の各種の処理がなさ
れる。点線部分で示した同期合わせ回路２４につ
いては、以下第３図および第４図を用いて詳細に
説明する。第３図は同期合わせ回路２４の構成を
示し、第４図は、各部波形のタイミングチヤート
を示す図である。第３図において２９は第２図に
示した波形整形回路２８から出力されるゲート信
号の立上がりを検出するためのエツジ検出回路、
３０はSet−Reset型フリツプフロツプ回路、３
１はAND回路、３２は第２図に示した発振器２
５から出力されるクロツクを分周するための分周
回路である 入力端子３３に波形整形回路２８から第４図ａ
に示す様なデータを抜き取るためのゲート信号ａ
が入力され、一方入力端子３５に発振器２５から
第４図ｃに示す様なクロツクｃが入力されると、
エツジ検出回路２９では上記ゲート信号ａの立上
がり後、上記クロツクｃに同期して、第４図ｂに
示す様なトリガパルスｂが発生し、フリツプフロ
ツプ回路３０のリセツト端子Ｒ、および分周回路
３２のクリア端子CLRに入力される。フリツプ
フロツプ回路３０の出力Ｑは第４図ｅに示す様
に、トリガパルスｂの立上がりに同期して“０”
状態にセツトされ、同様に分周回路３２の出力も
第４図ｇ，ｈ，ｉに示す様に“０”状態にセツト
される。次に第４図ｄに示す様なタイミングで、
前記データゲート回路２２で抜き取られたアドレ
スデータｄが入力端子３４を通して、フリツプフ
ロツプ回路３０のセツト端子Ｓ、および出力端子
３６に入力される。フリツプフロツプ回路３０の
出力Ｑは、第４図ｅに示す様にアドレスデータｄ
の立上がりに同期して“１”状態にセツトされ、
AND回路３１の一方の入力端子に入力される。
AND回路３１の他方の入力端子には、第４図ｃ
に示す様な前記クロツクｃが入力端子３５から入
力されているのでAND回路３１は第４図ｆに示
す様なタイミングで、クロツクｆを分周回路３２
に入力する。分周回路３２では、入力されたクロ
ツクｆを例えば第４図ｇ，ｈ，ｉに示す様に1/2、
1/4、1/8に分周し、1/8に分周したクロツクｉを
復調用クロツクとして出力端子３７に出力する。
前記出力端子３６および３７の出力信号であるア
ドレスデータｄおよび復調用クロツクｉは、第２
図で示したアドレス信号復調回路２３に入力さ
れ、アドレス信号の復調が行なわれる。
レス信号は、アドレス信号復調回路２３、および
同期合わせ回路２４に入力される。同期合わせ回
路２４からアドレス信号復調回路２３に出力され
る復調用クロツクは、同期合わせ回路２４で前記
データゲート回路２２の出力であるアドレスデー
タの先頭を検出してから発振器２５から出力され
るクロツクを分周して生成し、データとクロツク
の位相ずれが少なくなる様にする。復調回路２３
で復調されたアドレス信号は、マイクロコンピユ
ータ２６に入力され、ここでこのアドレス信号を
用いて、ランダムアクセス等の各種の処理がなさ
れる。点線部分で示した同期合わせ回路２４につ
いては、以下第３図および第４図を用いて詳細に
説明する。第３図は同期合わせ回路２４の構成を
示し、第４図は、各部波形のタイミングチヤート
を示す図である。第３図において２９は第２図に
示した波形整形回路２８から出力されるゲート信
号の立上がりを検出するためのエツジ検出回路、
３０はSet−Reset型フリツプフロツプ回路、３
１はAND回路、３２は第２図に示した発振器２
５から出力されるクロツクを分周するための分周
回路である 入力端子３３に波形整形回路２８から第４図ａ
に示す様なデータを抜き取るためのゲート信号ａ
が入力され、一方入力端子３５に発振器２５から
第４図ｃに示す様なクロツクｃが入力されると、
エツジ検出回路２９では上記ゲート信号ａの立上
がり後、上記クロツクｃに同期して、第４図ｂに
示す様なトリガパルスｂが発生し、フリツプフロ
ツプ回路３０のリセツト端子Ｒ、および分周回路
３２のクリア端子CLRに入力される。フリツプ
フロツプ回路３０の出力Ｑは第４図ｅに示す様
に、トリガパルスｂの立上がりに同期して“０”
状態にセツトされ、同様に分周回路３２の出力も
第４図ｇ，ｈ，ｉに示す様に“０”状態にセツト
される。次に第４図ｄに示す様なタイミングで、
前記データゲート回路２２で抜き取られたアドレ
スデータｄが入力端子３４を通して、フリツプフ
ロツプ回路３０のセツト端子Ｓ、および出力端子
３６に入力される。フリツプフロツプ回路３０の
出力Ｑは、第４図ｅに示す様にアドレスデータｄ
の立上がりに同期して“１”状態にセツトされ、
AND回路３１の一方の入力端子に入力される。
AND回路３１の他方の入力端子には、第４図ｃ
に示す様な前記クロツクｃが入力端子３５から入
力されているのでAND回路３１は第４図ｆに示
す様なタイミングで、クロツクｆを分周回路３２
に入力する。分周回路３２では、入力されたクロ
ツクｆを例えば第４図ｇ，ｈ，ｉに示す様に1/2、
1/4、1/8に分周し、1/8に分周したクロツクｉを
復調用クロツクとして出力端子３７に出力する。
前記出力端子３６および３７の出力信号であるア
ドレスデータｄおよび復調用クロツクｉは、第２
図で示したアドレス信号復調回路２３に入力さ
れ、アドレス信号の復調が行なわれる。
しかし、この従来例では、発振器２５から出力
されるクロツクｃと、データゲート回路２２で抜
き取られたアドレスデータｄが前述した様に非同
期であるため、第５図に示す様にAND回路３１
から出力されたクロツクｆの１個目のクロツクパ
ルスＡのパルス幅が非常に小さくなる場合があ
る。例えば、上記クロツクパルスＡのパルス幅が
20nsec以下の時には、第５図に示す様に、分周回
路３２で1/2分周されたクロツクｇ、および1/4分
周されたクロツクｈは正常なタイミングで出力さ
れても、分周回路として使用しているTTL−IC
（例えばテキサスインスツルメンツ社製、
SYNCHRONOUS UP／DOWN COUNTER
TYPE No.SN74 LS193）の内部にもつフリツプ
フロツプの遅延時間の影響で、第５図ｉに示す様
に1/8分周されたクロツクｉが正常なタイミング
で分周されない場合がある。この時、前記1/8分
周されたクロツクｉが、復調用クロツクとして出
力端子３７に出力されると、出力端子３６に出力
されるアドレスデータｄと前記復調用クロツクｉ
の位相が、第５図ｄ，ｉに示す様に大幅にずれ、
アドレス信号の復調が行なわれないという問題が
生じる。
されるクロツクｃと、データゲート回路２２で抜
き取られたアドレスデータｄが前述した様に非同
期であるため、第５図に示す様にAND回路３１
から出力されたクロツクｆの１個目のクロツクパ
ルスＡのパルス幅が非常に小さくなる場合があ
る。例えば、上記クロツクパルスＡのパルス幅が
20nsec以下の時には、第５図に示す様に、分周回
路３２で1/2分周されたクロツクｇ、および1/4分
周されたクロツクｈは正常なタイミングで出力さ
れても、分周回路として使用しているTTL−IC
（例えばテキサスインスツルメンツ社製、
SYNCHRONOUS UP／DOWN COUNTER
TYPE No.SN74 LS193）の内部にもつフリツプ
フロツプの遅延時間の影響で、第５図ｉに示す様
に1/8分周されたクロツクｉが正常なタイミング
で分周されない場合がある。この時、前記1/8分
周されたクロツクｉが、復調用クロツクとして出
力端子３７に出力されると、出力端子３６に出力
されるアドレスデータｄと前記復調用クロツクｉ
の位相が、第５図ｄ，ｉに示す様に大幅にずれ、
アドレス信号の復調が行なわれないという問題が
生じる。
〔発明の目的〕
本発明の目的は、上記した従来の問題点を解決
するために、入力データ信号と入力クロツク信号
が非同期である場合でも、入力データ信号と復調
用クロツクの位相ずれが少なく、アドレスデータ
の復調が確実に行なえる様な装置を提供すること
にある。
するために、入力データ信号と入力クロツク信号
が非同期である場合でも、入力データ信号と復調
用クロツクの位相ずれが少なく、アドレスデータ
の復調が確実に行なえる様な装置を提供すること
にある。
そこで本発明においては、入力データ信号と復
調用クロツクの位相ずれを少なくするために、復
調用クロツクのｎ倍の周波数のクロツクで、入力
データをシフトし、このシフト後のデータの先頭
から上記ｎ倍のクロツクを分周し始め復調用クロ
ツクを生成する方式を採用する。
調用クロツクの位相ずれを少なくするために、復
調用クロツクのｎ倍の周波数のクロツクで、入力
データをシフトし、このシフト後のデータの先頭
から上記ｎ倍のクロツクを分周し始め復調用クロ
ツクを生成する方式を採用する。
以下、本発明の実施例を添付図面を用いて説明
する。第６図は、本発明の一実施例を示すブロツ
ク図であり、第２図の点線部分である同期合わせ
回路２４に相当し、第７図はこの時のタイミング
チヤート図を表わしている。従来例と同一機能の
部分については、同一符号をつけてある。２９
は、第２図に示した波形整形回路２８から出力さ
れるゲート信号の立上がりを検出するためのエツ
ジ検出回路、３０および３８はSet−Reset型フ
リツプフロツプ回路、３９および４０はNAND
回路、４１はＤ型フリツプフロツプ回路、３２は
第２図に示した発振器２５から出力されるクロツ
クを分周するための分周回路である。
する。第６図は、本発明の一実施例を示すブロツ
ク図であり、第２図の点線部分である同期合わせ
回路２４に相当し、第７図はこの時のタイミング
チヤート図を表わしている。従来例と同一機能の
部分については、同一符号をつけてある。２９
は、第２図に示した波形整形回路２８から出力さ
れるゲート信号の立上がりを検出するためのエツ
ジ検出回路、３０および３８はSet−Reset型フ
リツプフロツプ回路、３９および４０はNAND
回路、４１はＤ型フリツプフロツプ回路、３２は
第２図に示した発振器２５から出力されるクロツ
クを分周するための分周回路である。
入力端子３３に波形整形回路２８から第７図ａ
に示す様なデータを抜き取るためのゲート信号ａ
が入力され、一方入力端子３５に発振器２５から
第７図ｃに示す様なクロツクｃが入力されると、
エツジ検出回路２９では上記ゲート信号ａの立上
がり後、上記クロツクｃに同期して、第７図ｂに
示す様なトリガパルスｂが発生し、フリツプフロ
ツプ回路３０のリセツト端子R1、フリツプフロ
ツプ回路３８のリセツト端子R2、および分周回
路３２のクリア端子CLRに入力される。フリツ
プフロツプ回路３０および３８の出力Q1および
Q2は、第７図ｅおよびｈに示す様に上記トリガ
パルスｂの立上がりに同期して、“０”状態にセ
ツトされ、同様に分周回路３２の出力も第７図ｌ
に示す様に“０”状態にセツトされる。次に第７
図ｄに示す様なタイミングで前記データゲート回
路２２で抜き取られたアドレスデータｄが入力端
子３４を通して、フリツプフロツプ回路３０のセ
ツト端子S1およびＤ型フリツプフロツプ回路４１
の入力端子Ｄに入力される。フリツプフロツプ回
路３０の出力Q1は、第７図ｅに示す様にアドレ
スデータｄの立上がりに同期して“１”状態にセ
ツトされ、NAND回路３９の一方の入力端子に
入力される。NAND回路３９の他方の入力端子
には、第７図ｃに示す様な前記クロツクｃが入力
端子３５から入力されているので、NAND回路
３９の出力ｆは、第７図ｆに示す様なタイミング
であり、このクロツクｆをNAND回路４０の一
方の入力端子、およびＤ型フリツプフロツプ回路
４１CLK入力端子に入力する。Ｄ型フリツプフ
ロツプ回路４１のＤ端子には、前記アドレスデー
タｄが入力されており、CLK入力端子に入力さ
れた前記NAND回路３９の出力であるクロツク
ｆをシフトクロツクとして、前記アドレスデータ
ｄはシフトされる。第７図ｇに示す様に、シフト
されたアドレスデータｇは、Ｄ型フリツプフロツ
プ回路４１の出力Ｑからフリツプフロツプ回路３
８のセツト端子S2、および出力端子３６に入力さ
れる。フリツプフロツプ回路３８のセツト端子S2
に、前記シフトされたアドレスデータｇが入力さ
れると、フリツプフロツプ回路３８の出力Q2は
第７図ｈに示す様に、前記シフトされたアドレス
データｇの立上がりに同期して、“１”状態にセ
ツトされ、NAND回路４０の一方の入力端子に
入力される。NAND回路４０の他方の入力端子
には、第７図ｆに示す様に前記NAND回路３９
の出力であるクロツクｆが入力されているので、
NAND回路４０は、第７図ｉに示す様なタイミ
ングでクロツクｉを分周回路３２に入力する。分
周回路３２では入力されたクロツクｉを例えば第
７図ｊ，ｋ，ｌに示す様に1/2、1/4および1/8に
分周し、1/8に分周したクロツクｌを復調用クロ
ツクとして、出力端子３７に出力する。前記出力
端子３６および３７に出力されるアドレスデータ
ｇおよび復調用クロツクｌは第２図で示したアド
レス信号復調回路２３に入力され、アドレス信号
の復調が行なわれる。
に示す様なデータを抜き取るためのゲート信号ａ
が入力され、一方入力端子３５に発振器２５から
第７図ｃに示す様なクロツクｃが入力されると、
エツジ検出回路２９では上記ゲート信号ａの立上
がり後、上記クロツクｃに同期して、第７図ｂに
示す様なトリガパルスｂが発生し、フリツプフロ
ツプ回路３０のリセツト端子R1、フリツプフロ
ツプ回路３８のリセツト端子R2、および分周回
路３２のクリア端子CLRに入力される。フリツ
プフロツプ回路３０および３８の出力Q1および
Q2は、第７図ｅおよびｈに示す様に上記トリガ
パルスｂの立上がりに同期して、“０”状態にセ
ツトされ、同様に分周回路３２の出力も第７図ｌ
に示す様に“０”状態にセツトされる。次に第７
図ｄに示す様なタイミングで前記データゲート回
路２２で抜き取られたアドレスデータｄが入力端
子３４を通して、フリツプフロツプ回路３０のセ
ツト端子S1およびＤ型フリツプフロツプ回路４１
の入力端子Ｄに入力される。フリツプフロツプ回
路３０の出力Q1は、第７図ｅに示す様にアドレ
スデータｄの立上がりに同期して“１”状態にセ
ツトされ、NAND回路３９の一方の入力端子に
入力される。NAND回路３９の他方の入力端子
には、第７図ｃに示す様な前記クロツクｃが入力
端子３５から入力されているので、NAND回路
３９の出力ｆは、第７図ｆに示す様なタイミング
であり、このクロツクｆをNAND回路４０の一
方の入力端子、およびＤ型フリツプフロツプ回路
４１CLK入力端子に入力する。Ｄ型フリツプフ
ロツプ回路４１のＤ端子には、前記アドレスデー
タｄが入力されており、CLK入力端子に入力さ
れた前記NAND回路３９の出力であるクロツク
ｆをシフトクロツクとして、前記アドレスデータ
ｄはシフトされる。第７図ｇに示す様に、シフト
されたアドレスデータｇは、Ｄ型フリツプフロツ
プ回路４１の出力Ｑからフリツプフロツプ回路３
８のセツト端子S2、および出力端子３６に入力さ
れる。フリツプフロツプ回路３８のセツト端子S2
に、前記シフトされたアドレスデータｇが入力さ
れると、フリツプフロツプ回路３８の出力Q2は
第７図ｈに示す様に、前記シフトされたアドレス
データｇの立上がりに同期して、“１”状態にセ
ツトされ、NAND回路４０の一方の入力端子に
入力される。NAND回路４０の他方の入力端子
には、第７図ｆに示す様に前記NAND回路３９
の出力であるクロツクｆが入力されているので、
NAND回路４０は、第７図ｉに示す様なタイミ
ングでクロツクｉを分周回路３２に入力する。分
周回路３２では入力されたクロツクｉを例えば第
７図ｊ，ｋ，ｌに示す様に1/2、1/4および1/8に
分周し、1/8に分周したクロツクｌを復調用クロ
ツクとして、出力端子３７に出力する。前記出力
端子３６および３７に出力されるアドレスデータ
ｇおよび復調用クロツクｌは第２図で示したアド
レス信号復調回路２３に入力され、アドレス信号
の復調が行なわれる。
以上説明した様に、本発明では、入力データ信
号と入力クロツク信号が非同期である場合でも、
入力データ信号に対して妥当なタイミングの復調
用クロツクを安定に出力することが出来るため、
確実にアドレス信号の復調が行なえる。
号と入力クロツク信号が非同期である場合でも、
入力データ信号に対して妥当なタイミングの復調
用クロツクを安定に出力することが出来るため、
確実にアドレス信号の復調が行なえる。
第１図はデイスクの外観を示す模式図、第２図
は一般的な光学的記録再生装置の構成を示すブロ
ツク図、第３図は従来の同期合わせ回路を示すブ
ロツク図、第４図は第３図で示した同期合わせ回
路が正常動作している時のタイムチヤートを示す
波形図、第５図は第３図で示した同期合わせ回路
が誤動作している時のタイムチヤートを示す波形
図、第６図は本発明の一実施例としての同期合わ
せ回路を示すブロツク図、第７図は第６図のタイ
ムチヤートを示す波形図である。 １……デイスク、７……レーザダイオード、１
８……HPF、１９……LPF、２１，２８……波
形整形回路、２２……データゲート回路、２３…
…アドレス信号復調回路、２４……同期合わせ回
路、２６……マイクロコンピユータ、２９……エ
ツジ検出回路、３０，３８……Set−Reset型フ
リツプフロツプ回路、３１……AND回路、３２
……分周器、３９，４０……NAND回路、４１
……シフト回路。
は一般的な光学的記録再生装置の構成を示すブロ
ツク図、第３図は従来の同期合わせ回路を示すブ
ロツク図、第４図は第３図で示した同期合わせ回
路が正常動作している時のタイムチヤートを示す
波形図、第５図は第３図で示した同期合わせ回路
が誤動作している時のタイムチヤートを示す波形
図、第６図は本発明の一実施例としての同期合わ
せ回路を示すブロツク図、第７図は第６図のタイ
ムチヤートを示す波形図である。 １……デイスク、７……レーザダイオード、１
８……HPF、１９……LPF、２１，２８……波
形整形回路、２２……データゲート回路、２３…
…アドレス信号復調回路、２４……同期合わせ回
路、２６……マイクロコンピユータ、２９……エ
ツジ検出回路、３０，３８……Set−Reset型フ
リツプフロツプ回路、３１……AND回路、３２
……分周器、３９，４０……NAND回路、４１
……シフト回路。
Claims (1)
- １ あらかじめ変調されて記録あるいは伝送され
ているデジタルデータ信号を検出あるいは受信す
るためのデジタルデータ信号復調回路において、
一定周波数のクロツクを発生する発振回路と、入
力されるデジタルデータを抜き取るためのゲート
信号と、前記デジタルデータでセツトされ、前記
ゲート信号のエツジでリセツトされる様にされた
第１のフリツプフロツプ回路と、該第１のフリツ
プフロツプ回路の出力と前記発振回路の出力との
論理積をとるための第１の論理回路と、少なくと
も前記デジタルデータのエツジから、前記第１の
論理回路の出力の時間的に次のエツジまでの時間
だけ、前記デジタルデータをシフトするための第
２のフリツプフロツプ回路と、該第２のフリツプ
フロツプ回路の出力でセツトされ、前記ゲート信
号のエツジでリセツトされる様にされた第３のフ
リツプフロツプ回路と、該第３のフリツプフロツ
プ回路の出力と前記第１の論理回路の出力との論
理積をとるための第２の論理回路と、該第２の論
理回路の出力であるクロツクを１／ｎに分周し、
前記ゲート信号のエツジでリセツトされる様にさ
れた分周回路を有し、前記第２のフリツプフロツ
プ回路でシフトされたデジタルデータと、前記分
周回路で１／ｎに分周されたクロツクを用いてデ
ジタルデータの復調を行なうことを特徴とするデ
ジタルデータ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22398784A JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22398784A JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104467A JPS61104467A (ja) | 1986-05-22 |
| JPH0514985B2 true JPH0514985B2 (ja) | 1993-02-26 |
Family
ID=16806803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22398784A Granted JPS61104467A (ja) | 1984-10-26 | 1984-10-26 | デジタルデ−タ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104467A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1022736B1 (en) | 1996-02-08 | 2002-07-03 | Matsushita Electric Industrial Co., Ltd. | Optical disk, optical disk device, and method of reproducing information on optical disk |
-
1984
- 1984-10-26 JP JP22398784A patent/JPS61104467A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61104467A (ja) | 1986-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029201B2 (ja) | 光学的に読み出し可能な書込可能型記録担体及びそのような記録担体を製造する装置及びそのような記録担体を用いて情報を記録／再生する装置 | |
| CA1138106A (en) | Optical disk and optical information processor | |
| JPH038019B2 (ja) | ||
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| JPS63103454A (ja) | 光学的に読取り可能な記録キャリア及びその製造方法 | |
| CA2025121C (en) | Information recording and reproducing device | |
| GB2064172A (en) | Speed servo control systems for disc record reproducing apparatus | |
| EP0390601A2 (en) | Information recording disk, and information record/reproducing method and apparatus utilizing the same | |
| JPH0221057B2 (ja) | ||
| KR100424211B1 (ko) | 광디스크장치 | |
| JPH07307064A (ja) | 光学的情報再生装置 | |
| JPH0514985B2 (ja) | ||
| JP2899477B2 (ja) | 光ディスク装置 | |
| JP3366658B2 (ja) | 光磁気ディスク再生装置 | |
| JP2841371B2 (ja) | 光磁気記録装置 | |
| JP2563322B2 (ja) | 光学的情報記録装置 | |
| JP3253588B2 (ja) | 光記録媒体の再生装置、記録装置、および記録再生装置 | |
| JPH05129943A (ja) | 位相同期回路 | |
| KR900008993B1 (ko) | 데이타 기억매체로, 사용된 디스크형 광학 독출 레코드 캐리어용 독출장치 | |
| JPS62184627A (ja) | 光学式情報記録再生装置 | |
| JP2743507B2 (ja) | 記録媒体及び信号再生装置 | |
| JPS6010371B2 (ja) | 円盤状記録媒体の再生装置 | |
| JPH04356730A (ja) | 光学的記録再生装置および方法 | |
| JPS62241172A (ja) | ビデオデイスク記録装置 | |
| JPH06139575A (ja) | 光ディスク装置および光ディスク |