JPS61100178U - - Google Patents
Info
- Publication number
- JPS61100178U JPS61100178U JP18369884U JP18369884U JPS61100178U JP S61100178 U JPS61100178 U JP S61100178U JP 18369884 U JP18369884 U JP 18369884U JP 18369884 U JP18369884 U JP 18369884U JP S61100178 U JPS61100178 U JP S61100178U
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- pattern
- printed wiring
- wiring board
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Description
第1図は本考案の多層印刷配線板を説明する要
部断面図であり、第2図、第3図、第4図及び第
5図は夫々第1図の矢視図、―線断面図、
―線断面図及び矢視図である。第6図は従
来の多層印刷配線板を説明する要部断面図であり
、第7図、第8図及び第9図は夫々第6図の矢
視図、―線断面図及び―線断面図である
。 10…絶縁基板、11,12…内層パターン、
13…スルーホール、14…電子部品のリード、
15,19…導体層、16A,16B…ランド、
17…導電路、20…スルーホール。
部断面図であり、第2図、第3図、第4図及び第
5図は夫々第1図の矢視図、―線断面図、
―線断面図及び矢視図である。第6図は従
来の多層印刷配線板を説明する要部断面図であり
、第7図、第8図及び第9図は夫々第6図の矢
視図、―線断面図及び―線断面図である
。 10…絶縁基板、11,12…内層パターン、
13…スルーホール、14…電子部品のリード、
15,19…導体層、16A,16B…ランド、
17…導電路、20…スルーホール。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 基板の内層と外層とにパターンが形成され
る多層印刷配線板において、前記内層のパターン
に接続されるべき電子部品のリードをはんだ付け
するランドを前記内層のパターンから独立して前
記外層に設けるとともに、前記内層のパターンと
接続されたスルーホールを前記ランドの近傍に設
け、前記ランドと前記スルーホールとを接続する
導電路を前記外層に設けたことを特徴とする多層
印刷配線板。 (2) 内層パターンは電源パターンであることを
特徴とする実用新案登録請求の範囲第(1)項記載
の多層印刷配線板。 (3) 内層パターンは回路パターンであることを
特徴とする実用新案登録請求の範囲第(1)項記載
の多層印刷配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984183698U JPH0342693Y2 (ja) | 1984-12-05 | 1984-12-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984183698U JPH0342693Y2 (ja) | 1984-12-05 | 1984-12-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61100178U true JPS61100178U (ja) | 1986-06-26 |
JPH0342693Y2 JPH0342693Y2 (ja) | 1991-09-06 |
Family
ID=30741194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984183698U Expired JPH0342693Y2 (ja) | 1984-12-05 | 1984-12-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0342693Y2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101571U (ja) * | 1989-01-30 | 1990-08-13 | ||
JP2006319135A (ja) * | 2005-05-12 | 2006-11-24 | Fujitsu Ltd | プリント配線板 |
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5956793A (ja) * | 1982-09-27 | 1984-04-02 | 株式会社日立製作所 | 非貫通信号経由孔形成方法 |
-
1984
- 1984-12-05 JP JP1984183698U patent/JPH0342693Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5956793A (ja) * | 1982-09-27 | 1984-04-02 | 株式会社日立製作所 | 非貫通信号経由孔形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101571U (ja) * | 1989-01-30 | 1990-08-13 | ||
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
JP4668277B2 (ja) * | 2004-10-29 | 2011-04-13 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
JP2006319135A (ja) * | 2005-05-12 | 2006-11-24 | Fujitsu Ltd | プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JPH0342693Y2 (ja) | 1991-09-06 |