JPS6098741A - 二方向通信システム - Google Patents
二方向通信システムInfo
- Publication number
- JPS6098741A JPS6098741A JP59139718A JP13971884A JPS6098741A JP S6098741 A JPS6098741 A JP S6098741A JP 59139718 A JP59139718 A JP 59139718A JP 13971884 A JP13971884 A JP 13971884A JP S6098741 A JPS6098741 A JP S6098741A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- coupled
- gate
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、一般には、トラヒックを制御する中央バス制
御器を利用する多ユーザー向はデジタル式二方向通信シ
ステムに関するものであシ、よシ詳細に述べれば多ユー
ザー向は通信網をバスユーザー素子における残余の設計
エラーから保護する二方向通信システムに関するもので
ある。
御器を利用する多ユーザー向はデジタル式二方向通信シ
ステムに関するものであシ、よシ詳細に述べれば多ユー
ザー向は通信網をバスユーザー素子における残余の設計
エラーから保護する二方向通信システムに関するもので
ある。
（２） 先行技術の説明
航空電子システムは、漸次アナログからデジタルに変換
されてきた。この進展は、全ての新規航空電子製品に実
際に普及しているマイクロプロセッサに基づく設計によ
って続いていかなければならないが、一対の相互接続ケ
ーブル上の大量のデータを順次伝送する能力を利用する
ためにデジタルボックス間に適当なインターフェイスが
必要である。そのような装置によって、費用ならびに重
量を顕著に節約することができ、しかもシステムの信頼
度を改善することができる。
されてきた。この進展は、全ての新規航空電子製品に実
際に普及しているマイクロプロセッサに基づく設計によ
って続いていかなければならないが、一対の相互接続ケ
ーブル上の大量のデータを順次伝送する能力を利用する
ためにデジタルボックス間に適当なインターフェイスが
必要である。そのような装置によって、費用ならびに重
量を顕著に節約することができ、しかもシステムの信頼
度を改善することができる。
信頼度は冗長系によって更に高められる。しかしながら
、冗長多ユーザー向は二方向通信バスは、バスユーザー
設計エラーによる同時不作動を受けやすい。冗長バス間
に配分され、かつ分離されている類似素子に共通するエ
ラーは、多バス不作動を生じうる。そのようなエラーは
、設計エラーを捜し出して補正するための徹底的な検査
によって除去することができる。しかしながら、これは
費用のかかる手順でらυ、装置全体の価格を著しく上昇
させる。エラーに耐え □うる通信網を設計することに
よって著しい変化を実現することができる。そのような
多数のユーザー向は通信網、′および多くのユーザー設
計の変更によっても、適切に検査されなければ高い信頼
度を生じない。この問題は、類似型式によるユーザー素
子が冗長通信網に配分される際、介在してくる。という
のは、共通設計を介して交差結合されうる単一エラーに
よる多通信網について稀にしか起こらない不作動の存在
を確認することは困難だからである。
、冗長多ユーザー向は二方向通信バスは、バスユーザー
設計エラーによる同時不作動を受けやすい。冗長バス間
に配分され、かつ分離されている類似素子に共通するエ
ラーは、多バス不作動を生じうる。そのようなエラーは
、設計エラーを捜し出して補正するための徹底的な検査
によって除去することができる。しかしながら、これは
費用のかかる手順でらυ、装置全体の価格を著しく上昇
させる。エラーに耐え □うる通信網を設計することに
よって著しい変化を実現することができる。そのような
多数のユーザー向は通信網、′および多くのユーザー設
計の変更によっても、適切に検査されなければ高い信頼
度を生じない。この問題は、類似型式によるユーザー素
子が冗長通信網に配分される際、介在してくる。という
のは、共通設計を介して交差結合されうる単一エラーに
よる多通信網について稀にしか起こらない不作動の存在
を確認することは困難だからである。
本発明は、不作動にする設計二２−がこれら素子内に残
る可能性を低減する、ユーザ素子の設計エラーに耐えう
る二方向通信システムを提供するものである。
る可能性を低減する、ユーザ素子の設計エラーに耐えう
る二方向通信システムを提供するものである。
（３） 発明の概要
本発明は、伝送すべき要求の受信後ユーザー素子が伝送
を完了しなければならない一定の間隔を設けることによ
って、設計エラーに耐えうる二方向通信バスシステムを
提供するものでちる。このことは、ユーザー通信プロセ
ッサ内の有効回路によっておよび電子的外部インターロ
ック回路によって発生された論理信号を、トラヒック制
御素子からの信号伝送要求を受信した後、ゲートに与え
ることによって達成されるが、前記ゲートは以後、増幅
器を作動しそ孔によ多通信プロセッサが伝送を行なう。
を完了しなければならない一定の間隔を設けることによ
って、設計エラーに耐えうる二方向通信バスシステムを
提供するものでちる。このことは、ユーザー通信プロセ
ッサ内の有効回路によっておよび電子的外部インターロ
ック回路によって発生された論理信号を、トラヒック制
御素子からの信号伝送要求を受信した後、ゲートに与え
ることによって達成されるが、前記ゲートは以後、増幅
器を作動しそ孔によ多通信プロセッサが伝送を行なう。
前記ゲートは二つの論理信号の時間幅でのみ作動信号を
発生するので、割シ当てられた時間後、通信プロセッサ
に伝送を続けさせるユーザの設計エラーは、後続のユー
ザー素子によシバスに与えられる通信信号への干渉をほ
ぼ除去することによって、全体的なバス通信システムに
最小限度の影響しか及はさない。本発明は、更に、通信
プロセッサからの有効信号をゲートからの作動信号と比
較するという特徴も有している。重大なエラーが存在す
る場合、通信発生器は不作動とな如、伝送が停止する。
発生するので、割シ当てられた時間後、通信プロセッサ
に伝送を続けさせるユーザの設計エラーは、後続のユー
ザー素子によシバスに与えられる通信信号への干渉をほ
ぼ除去することによって、全体的なバス通信システムに
最小限度の影響しか及はさない。本発明は、更に、通信
プロセッサからの有効信号をゲートからの作動信号と比
較するという特徴も有している。重大なエラーが存在す
る場合、通信発生器は不作動とな如、伝送が停止する。
（４）良好な実施例についての説明
第１図において、バス１３に涜って伝播する一連の符号
化信号を発生して、ユーザー１５ａから１５ｎまでを遂
次作動させることによね−通信バスに沿ってトラヒック
を制御するノくス制御装置１１を有する通信網１０が図
示されている。
化信号を発生して、ユーザー１５ａから１５ｎまでを遂
次作動させることによね−通信バスに沿ってトラヒック
を制御するノくス制御装置１１を有する通信網１０が図
示されている。
各ユーザーは、割シ当てられた時間間隔内に伝送できる
データをそこに含んでいる。このデータは、その符号伝
送要求をユーザーが受信するとすぐに通信バス１５に与
えられる。割シ当てられた時間間隔の終わシに当って一
連の符号のｒ４ｂの符号が伝送され、その符号を割り当
てられたユーザによって受信され、その後、そのユーザ
ーによってそこに記憶されたデータが通信バス１３に与
えられる。ユーザー１５から通信バス１３への遂次的な
印加によって、Ｎ個のユーザー全てがそこに記憶された
データを通信ノ（スに与えるまで続き、その後一連の符
号は再循環される。先行技術によるあるシステムでは、
各ユーザーによって、後続の符号伝送要求をトリガーす
るバス制御装置１１にデータ伝送完了信号が伝送される
。
データをそこに含んでいる。このデータは、その符号伝
送要求をユーザーが受信するとすぐに通信バス１５に与
えられる。割シ当てられた時間間隔の終わシに当って一
連の符号のｒ４ｂの符号が伝送され、その符号を割り当
てられたユーザによって受信され、その後、そのユーザ
ーによってそこに記憶されたデータが通信バス１３に与
えられる。ユーザー１５から通信バス１３への遂次的な
印加によって、Ｎ個のユーザー全てがそこに記憶された
データを通信ノ（スに与えるまで続き、その後一連の符
号は再循環される。先行技術によるあるシステムでは、
各ユーザーによって、後続の符号伝送要求をトリガーす
るバス制御装置１１にデータ伝送完了信号が伝送される
。
通信バス１３は、全ユーザーが一度にデータを伝送でき
るユーザー／ユーザー通信媒体でらる。二つ、またはそ
れ以上のユーザーが同時にデータを伝送していると、エ
ラーが発生し、そのシステムは故障する。これは、バス
制御素子がコード伝送要求を遂次発生するシステムにお
いて、割シ当てられた時間スロットを超過する時間間隔
に渡ってそのデータをユーザーに伝送させる設計エラー
が存在する場合に起こりうる。
るユーザー／ユーザー通信媒体でらる。二つ、またはそ
れ以上のユーザーが同時にデータを伝送していると、エ
ラーが発生し、そのシステムは故障する。これは、バス
制御素子がコード伝送要求を遂次発生するシステムにお
いて、割シ当てられた時間スロットを超過する時間間隔
に渡ってそのデータをユーザーに伝送させる設計エラー
が存在する場合に起こりうる。
バス制御装置１１がデータ完了信号を受信すると直ちに
、次の符号伝送要求が伝送されるようなシステムでは、
そのような信号がそのデータ信号完了時にユーザーによ
って伝送されない場合、全システムが作動停止となる。
、次の符号伝送要求が伝送されるようなシステムでは、
そのような信号がそのデータ信号完了時にユーザーによ
って伝送されない場合、全システムが作動停止となる。
第２図に図示の如く、冗長バスを設けることによって、
通信バスシステムの信頼度を一層高めることができる。
通信バスシステムの信頼度を一層高めることができる。
バス制御器２１は、冗長バｘ２５ａ、２５ｂに結合され
、２５ａ、２５ｂのみのユーザーが第２図に図示されて
いるようにバスのユーザーに符号伝送要求を遂次発生す
ることによって、通信トラヒック制御を行なう。各ユー
ザーは反対側のバスに結合され１例えば、線２７ａを介
してバス２Ｓｂに結合されたユーザー２５ａおよび線２
７ｂを介してバス２５ａに結合されたユーザー２５ｂの
如くデータたけを受信し、更にそれ自身の側のバスに結
合され、伝送要求を含むデータを受信し、かつ例えば線
２９ａを介してニーーザー２５ａをバス２５ａへ、およ
び線２９ｂを介してユーザー２５ｂをバス２３ｂへとい
うように通信信号を伝送する。この態様で、バス２３ａ
、２３ｂからのデータをユーザー２５ａ、２５ｂに利用
することができ、従ってユーザー２５ａ、２５ｂのよう
なバスのユーザーのハードウェア故障によって２３ｉａ
、２３ｂ双方のバスが不作動となる確率が減少される。
、２５ａ、２５ｂのみのユーザーが第２図に図示されて
いるようにバスのユーザーに符号伝送要求を遂次発生す
ることによって、通信トラヒック制御を行なう。各ユー
ザーは反対側のバスに結合され１例えば、線２７ａを介
してバス２Ｓｂに結合されたユーザー２５ａおよび線２
７ｂを介してバス２５ａに結合されたユーザー２５ｂの
如くデータたけを受信し、更にそれ自身の側のバスに結
合され、伝送要求を含むデータを受信し、かつ例えば線
２９ａを介してニーーザー２５ａをバス２５ａへ、およ
び線２９ｂを介してユーザー２５ｂをバス２３ｂへとい
うように通信信号を伝送する。この態様で、バス２３ａ
、２３ｂからのデータをユーザー２５ａ、２５ｂに利用
することができ、従ってユーザー２５ａ、２５ｂのよう
なバスのユーザーのハードウェア故障によって２３ｉａ
、２３ｂ双方のバスが不作動となる確率が減少される。
しかしながら、ユーザー素子が同−設計のものでおる場
合、残余設計エラー、すなわち、設計および検査サイク
ル中検出されなかったエラーが全ユーザー素子において
同一となシ、設計エラーによる誤動作が発生した時、全
バスが不作動となる確率を高める。
合、残余設計エラー、すなわち、設計および検査サイク
ル中検出されなかったエラーが全ユーザー素子において
同一となシ、設計エラーによる誤動作が発生した時、全
バスが不作動となる確率を高める。
第３図は本発明による良好な実施例のプロツーによって
通信バスが不作動となる可能性をはは除去するものであ
る。この良好な実施例では、伝送すべき要求は、バス３
１ならびに増幅器５５を介してバス制御装置（図示せず
）へ、更に通信プロセッサ３７内の伝送符号有効装置５
５へ、そして通信プロセッサの外部にある伝送符号比較
器３９へと、印加される。受信された符号伝送要求が、
伝送符号有効装置３５内に記憶されている符号と一致す
ると、伝送符号比較器５９からの信号が伝送可能発生器
４１および論理信号発生器４３に夫々印加される。伝送
符号比較器３９から印加された信号に応答して、論理信
号発生器４３はアンドゲート４５の一方の入力端子に、
所定期間だけ、論理信号を印加する。
通信バスが不作動となる可能性をはは除去するものであ
る。この良好な実施例では、伝送すべき要求は、バス３
１ならびに増幅器５５を介してバス制御装置（図示せず
）へ、更に通信プロセッサ３７内の伝送符号有効装置５
５へ、そして通信プロセッサの外部にある伝送符号比較
器３９へと、印加される。受信された符号伝送要求が、
伝送符号有効装置３５内に記憶されている符号と一致す
ると、伝送符号比較器５９からの信号が伝送可能発生器
４１および論理信号発生器４３に夫々印加される。伝送
符号比較器３９から印加された信号に応答して、論理信
号発生器４３はアンドゲート４５の一方の入力端子に、
所定期間だけ、論理信号を印加する。
伝送符号有効装置３５から印加された信号に応答して、
伝送可能発生器４１ｉｊ可能信号を通信信号発生器４７
に印加する。この可能信号は、伝送論理信号発生器４９
にも印加されるが、前記伝送論理信号発生器は、それに
応答して所定４５の第２の入力端子に与える。アンドゲ
ート４５の出力端子は、増幅器５１の作動端子（イネー
ブル端子）へ結合されているが、該増幅器５１はアンド
ゲート４５の入力端子で二つの論理信号を受信すると作
動される。伝送可能信号が通信信号発生器４７に印加さ
れた時間から適当な時間遅延後、通信信号発生器４７に
記憶されかつデータ発生器５５から印加されたデータを
表わす、信号が現に作動された増幅器５１に印加され、
そこから通信バス３１に印加される。
伝送可能発生器４１ｉｊ可能信号を通信信号発生器４７
に印加する。この可能信号は、伝送論理信号発生器４９
にも印加されるが、前記伝送論理信号発生器は、それに
応答して所定４５の第２の入力端子に与える。アンドゲ
ート４５の出力端子は、増幅器５１の作動端子（イネー
ブル端子）へ結合されているが、該増幅器５１はアンド
ゲート４５の入力端子で二つの論理信号を受信すると作
動される。伝送可能信号が通信信号発生器４７に印加さ
れた時間から適当な時間遅延後、通信信号発生器４７に
記憶されかつデータ発生器５５から印加されたデータを
表わす、信号が現に作動された増幅器５１に印加され、
そこから通信バス３１に印加される。
アンドゲート４５の適切な動作は、その出力端子を比較
器５５の一方の入力端子に結合させることによって確認
することができるが、比較器５５のもう一方の入力端子
は、伝送論理信号発生器４９の出力端子と結合すること
ができる。
器５５の一方の入力端子に結合させることによって確認
することができるが、比較器５５のもう一方の入力端子
は、伝送論理信号発生器４９の出力端子と結合すること
ができる。
アンドゲート４５および伝送論理信号発生器４９の出力
端子における論理レベルが相違する場合、比較器５５は
線５７を介して通信信号発生器４７に不作動信号を印加
し、叉に故障指示器５９を作動させる。
端子における論理レベルが相違する場合、比較器５５は
線５７を介して通信信号発生器４７に不作動信号を印加
し、叉に故障指示器５９を作動させる。
本発明は、その艮好な実施例で説明されてきたが、使用
された用語は説明のための用語であって制限するもので
はなく、その広い観点において本発明の真の範囲および
精神を逸脱せずに添付の特許請求の範囲内で変更がなさ
れうるこ第１図は、通信バスに対するバス制御ユニット
およびユーザー結合装置を図示したブロック図であり、
第２図は、冗長通信バス線に対するバス制御装置および
ユーザー結合装置を図示したブロック図であり、第３図
は、第１図ならびに第２図の通信バスのユーザーとして
使用できる本発明の実施例のブロック図である。
された用語は説明のための用語であって制限するもので
はなく、その広い観点において本発明の真の範囲および
精神を逸脱せずに添付の特許請求の範囲内で変更がなさ
れうるこ第１図は、通信バスに対するバス制御ユニット
およびユーザー結合装置を図示したブロック図であり、
第２図は、冗長通信バス線に対するバス制御装置および
ユーザー結合装置を図示したブロック図であり、第３図
は、第１図ならびに第２図の通信バスのユーザーとして
使用できる本発明の実施例のブロック図である。
図中、１０は通信回路網、１１はバス制御器、１５１ｄ
通ｍバス、ｔｓＨニーｆ−，２１ｉｊバス制御器、２３
ａ−２３ｂｌｄ冗長バス、２５ａ・２５ｂはユーザー、
３１はバス、３３は増幅器、３５は伝送符号有効装置、
５７は通信プロセッサ、３９は伝送符号比較器、４１は
伝送可能発生器、４３は論理信号発生器、４５はアンド
ゲート、４７は通信信号発生器、４９に伝送論理信号発
生器、５１は増幅器、５３はデータ発生器、５５は比較
器、５９は故障指示器を夫々示す。
通ｍバス、ｔｓＨニーｆ−，２１ｉｊバス制御器、２３
ａ−２３ｂｌｄ冗長バス、２５ａ・２５ｂはユーザー、
３１はバス、３３は増幅器、３５は伝送符号有効装置、
５７は通信プロセッサ、３９は伝送符号比較器、４１は
伝送可能発生器、４３は論理信号発生器、４５はアンド
ゲート、４７は通信信号発生器、４９に伝送論理信号発
生器、５１は増幅器、５３はデータ発生器、５５は比較
器、５９は故障指示器を夫々示す。
Claims (4)
- （１）二方向の信号を伝播するノくス手段と、信号トラ
ヒックを行なう前記バス手段に結合された制御手段と、
およびバス手段に結合され前記制御手段によって発生さ
れた伝送要求信号に応答して通信信号を発生する信号発
生手段とを有する二方向通信システムであって、前記装
置は前記伝送要求信号に応答して所定の時間幅を有する
第１の論理信号を発生する有効手段と、前記伝送要求信
号に応答して前記通信信号発生手段に可能信号を与える
可能手段と、前記可能信号に応答して所定期間の第２の
論理信号を発生する論理信号手段と、および前記第１お
よび第２の論理信号を受信するように結合され、かつ前
記通信信号発生手段に結合されて前記通信信号発生手段
の作動後および前記第１ならびに第２の論理信号が一致
している間に前記通信信号を前記通信バスに印加するゲ
ート手段とから構成されていることを特徴とする上記二
方向通信システム。 - （２）特許請求第１項に記載の装置において、前記可能
手段は前記バス手段に結合され前記バス手段から印加さ
れた所定の符号化信号に応答して受信信号を発生する符
号比較手段と、および前記符号比較手段ならびに前記ゲ
ート手段に結合され前記受信信号に応答して前記ゲート
手段に対して所定期間を有する論理信号を発生ずる論理
信号発生手段とを備えていることを特徴とする上記シス
テム。 - （３）特許請求の範囲第１項に記載の装置において、前
記ゲート手段は一つの出力端子と前記第１力らびに第２
の論理信号を受信するように夫々結合された第１ならび
に第２の入力端子とを有するアンドゲートと、および前
記アンドゲートの前記出力端子に結合された可能端子と
前記通信信号発生手段に結合された入力端子と前記バス
手段に結合された出力端子とを有する増幅器とを備えて
いることを特徴とする上記システム。 - （４）特許請求の範囲第３項に記載の装置において、前
記アンドゲートの前記出力端子および前記有効手段に結
合され前記アンドゲートの前記出力端子の信号を前記第
１の論理信号と比較し、所定の不一致出力が発生される
と、不作動信号を前記発生手段に発生する手段を更に備
えていることを特徴とする上記システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/546,682 US4613858A (en) | 1983-10-28 | 1983-10-28 | Error isolator for bi-directional communications buses |
| US546682 | 1983-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098741A true JPS6098741A (ja) | 1985-06-01 |
| JPH0572783B2 JPH0572783B2 (ja) | 1993-10-13 |
Family
ID=24181533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59139718A Granted JPS6098741A (ja) | 1983-10-28 | 1984-07-05 | 二方向通信システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4613858A (ja) |
| EP (1) | EP0140609B1 (ja) |
| JP (1) | JPS6098741A (ja) |
| DE (1) | DE3483675D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794520A (en) * | 1987-03-30 | 1988-12-27 | C-Guard Laboratories, Inc. | Interface system for computer port sharing of multiple devices |
| DE3878724D1 (de) * | 1987-05-07 | 1993-04-08 | Siemens Ag | Ueberwachungssystem fuer ein lokales bus-netz in sternstruktur. |
| US4860280A (en) * | 1987-11-17 | 1989-08-22 | Honeywell Inc. | Apparatus and method for a secure and diagnosable antijabber communication circuit |
| DE4034916A1 (de) * | 1990-11-01 | 1992-05-07 | Siemens Ag | Aktiver stern fuer ein optisches uebertragungssystem |
| JP2575557B2 (ja) * | 1990-11-13 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | スーパーコンピユータシステム |
| SE515342C2 (sv) * | 1994-04-29 | 2001-07-16 | Ericsson Telefon Ab L M | Digitalt tidsväljarsystem |
| US5758065A (en) * | 1995-11-30 | 1998-05-26 | Ncr Corporation | System and method of establishing error precedence in a computer system |
| US5729547A (en) * | 1996-02-07 | 1998-03-17 | Dutec, Inc. | Automatic driver/receiver control for half-duplex serial networks |
| JP4454772B2 (ja) * | 2000-03-17 | 2010-04-21 | 富士通マイクロエレクトロニクス株式会社 | 通信バスの異常検出装置とマイクロコンピュータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856549A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | バス駆動回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4395710A (en) * | 1980-11-26 | 1983-07-26 | Westinghouse Electric Corp. | Bus access circuit for high speed digital data communication |
| IT1144160B (it) * | 1981-03-12 | 1986-10-29 | Cselt Centro Studi Lab Telecom | Sistema di accesso multiplo di terminali su una linea telefonica numerica |
| US4409592A (en) * | 1981-04-20 | 1983-10-11 | Hunt V Bruce | Multipoint packet data communication system using random access and collision detection techniques |
| US4466096A (en) * | 1982-03-11 | 1984-08-14 | International Business Machines Corporation | Apparatus and method for providing transmitter hierarchy control for efficient channel management |
| US4519074A (en) * | 1983-05-31 | 1985-05-21 | Rca Corporation | Transceiver having collision detection capability for contention-formatted FDM local area networks |
-
1983
- 1983-10-28 US US06/546,682 patent/US4613858A/en not_active Expired - Lifetime
-
1984
- 1984-07-05 JP JP59139718A patent/JPS6098741A/ja active Granted
- 1984-10-09 EP EP84306860A patent/EP0140609B1/en not_active Expired - Lifetime
- 1984-10-09 DE DE8484306860T patent/DE3483675D1/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856549A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | バス駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0140609A3 (en) | 1988-01-07 |
| JPH0572783B2 (ja) | 1993-10-13 |
| EP0140609B1 (en) | 1990-11-28 |
| DE3483675D1 (de) | 1991-01-10 |
| US4613858A (en) | 1986-09-23 |
| EP0140609A2 (en) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| US7574540B2 (en) | Managing management controller communications | |
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| US4622550A (en) | Data communication system | |
| KR101338848B1 (ko) | 통신 시스템 및 방법 | |
| JP2953763B2 (ja) | 光トランシーバ | |
| US6202108B1 (en) | Process and system for initializing a serial link between two integrated circuits comprising a parallel-serial port using two clocks with different frequencies | |
| JPS6098741A (ja) | 二方向通信システム | |
| JPH01834A (ja) | 全二重通信方式 | |
| JP2827713B2 (ja) | 二重化装置 | |
| EP0299523A2 (en) | Map case network virtual connection interface system | |
| JPS6135739B2 (ja) | ||
| JP3094814B2 (ja) | 双方向リピータ装置 | |
| JPH0129336B2 (ja) | ||
| JPS59200365A (ja) | 制御情報転送方式 | |
| JP2549444B2 (ja) | データ転送装置 | |
| JPH0426917Y2 (ja) | ||
| EP0517492A1 (en) | Data bus systems | |
| JPH0375842A (ja) | 誤制御防止回路 | |
| JPH10224385A (ja) | データ処理システム | |
| JPH0635816A (ja) | マルチｃｐｕシステム | |
| JPH03252841A (ja) | 転送データ検査方式 | |
| JPS62281628A (ja) | デ−タ通信装置 | |
| JPS59139426A (ja) | バスインタ−フエ−ス | |
| JPH0888598A (ja) | 二重系情報伝送装置 |