JPS6097386A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS6097386A JPS6097386A JP58205288A JP20528883A JPS6097386A JP S6097386 A JPS6097386 A JP S6097386A JP 58205288 A JP58205288 A JP 58205288A JP 20528883 A JP20528883 A JP 20528883A JP S6097386 A JPS6097386 A JP S6097386A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- semiconductor layer
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタｃ以下、ＴＰＴと略す）を
用いた液晶表示装置に関するものであって、特にＴＰＴ
の半導体層をビデオ信号ライン下側に連続に形成するこ
とにより、信号ラインの断線の低減を計ろうとするもの
である、 近年、従来のＣＲＴに代る表示装置として薄型の表示装
置の開発が盛んに進められている。薄型表示装置の中で
も液晶表示装置は’ｉｔｓカ、駆動電圧寿命の点で他を
凌駕しており今後の表示装置としての期待は太きい。一
般に液晶表示装置はダイナミック駆動方式とスタティッ
ク駆動方式があり、後者の方が電力、駆動電圧の点です
ぐれている。
用いた液晶表示装置に関するものであって、特にＴＰＴ
の半導体層をビデオ信号ライン下側に連続に形成するこ
とにより、信号ラインの断線の低減を計ろうとするもの
である、 近年、従来のＣＲＴに代る表示装置として薄型の表示装
置の開発が盛んに進められている。薄型表示装置の中で
も液晶表示装置は’ｉｔｓカ、駆動電圧寿命の点で他を
凌駕しており今後の表示装置としての期待は太きい。一
般に液晶表示装置はダイナミック駆動方式とスタティッ
ク駆動方式があり、後者の方が電力、駆動電圧の点です
ぐれている。
スタティック地動方向の液晶表示装置は、一般に上側ガ
ラス基板と、下側半導体集積回路基板より構成されてお
シ、前記半導体集積回路上にマトリックス状に配置され
た液晶小軸用素子を外部選択回路にて選択し、液晶に電
圧を印加することにょシ、任意の文字、グラスあるいは
画像の表示を行なうものである。最近では、前記半導体
集積回路を、半導体基板上にではなく、大面積比、低コ
スト化における優位性によｐ１絶縁基板上にＴＰＴとし
て形成した液晶表示装置に関する研究が特に活発である
。その一般的な従来の回路図を第１図に示す。
ラス基板と、下側半導体集積回路基板より構成されてお
シ、前記半導体集積回路上にマトリックス状に配置され
た液晶小軸用素子を外部選択回路にて選択し、液晶に電
圧を印加することにょシ、任意の文字、グラスあるいは
画像の表示を行なうものである。最近では、前記半導体
集積回路を、半導体基板上にではなく、大面積比、低コ
スト化における優位性によｐ１絶縁基板上にＴＰＴとし
て形成した液晶表示装置に関する研究が特に活発である
。その一般的な従来の回路図を第１図に示す。
第１図（ａ）はスタティック駆動方式の液晶表示パネル
に用いる絶縁基板上のＴＰＴＪ：、！ｌ）構成された液
晶駆動素子（絵素）のマトリックス状配置図の１部分で
ある。第１図（ａ）の中の１で囲まれた領域が表示領域
であり、その中に絵素２ａａ、２ａｂ。
に用いる絶縁基板上のＴＰＴＪ：、！ｌ）構成された液
晶駆動素子（絵素）のマトリックス状配置図の１部分で
ある。第１図（ａ）の中の１で囲まれた領域が表示領域
であり、その中に絵素２ａａ、２ａｂ。
２ｂａ、２ｂｂがマトリックス状に配置されている。３
ａ 、３ｂは絵素へのビデオ信号ライン、また４ａ、４
ｂは絵素へのタイミング信号ラインである。１つの絵素
の回路図として特に絵素２ａａについての等価回路図を
第１図（ｂ）に示す。スイッチングトランジスタ５によ
りコンデンサ６にデータ信号を保持させる。データ信号
は、絶縁性基板上の各絵素に対応して形成きれた液晶駆
動用電極７１と対向しｆｃガラスパネル上に形成された
共通１１！、ｗｉ、７２により液晶７に電界として印加
され、それによりコントラストを生じる。一般に画像表
示用（テレビ用）として本液晶辰示パネルを用いる場合
は、線順次走査により、各走査線毎にタイミング′ｆｒ
：〃Ｓけ、各絵素に対応したコンデンサーに借号亀圧を
保持させる訳である。このよりに液晶表示パネルをテレ
ビとして用いた場合には、液晶の応答も良く比較的良好
な画像が得られる。
ａ 、３ｂは絵素へのビデオ信号ライン、また４ａ、４
ｂは絵素へのタイミング信号ラインである。１つの絵素
の回路図として特に絵素２ａａについての等価回路図を
第１図（ｂ）に示す。スイッチングトランジスタ５によ
りコンデンサ６にデータ信号を保持させる。データ信号
は、絶縁性基板上の各絵素に対応して形成きれた液晶駆
動用電極７１と対向しｆｃガラスパネル上に形成された
共通１１！、ｗｉ、７２により液晶７に電界として印加
され、それによりコントラストを生じる。一般に画像表
示用（テレビ用）として本液晶辰示パネルを用いる場合
は、線順次走査により、各走査線毎にタイミング′ｆｒ
：〃Ｓけ、各絵素に対応したコンデンサーに借号亀圧を
保持させる訳である。このよりに液晶表示パネルをテレ
ビとして用いた場合には、液晶の応答も良く比較的良好
な画像が得られる。
第２図（ａ）と第２図（ｂ）は、それぞれ従来の一画素
についての絶縁基板上のＴ Ｆ’ Ｔおよびコンデンサ
の平面図と、Ｍｌ記平面図においてｘ−ｘ’線で切断し
た断面図である。
についての絶縁基板上のＴ Ｆ’ Ｔおよびコンデンサ
の平面図と、Ｍｌ記平面図においてｘ−ｘ’線で切断し
た断面図である。
第２図（ａ）と第２図（ｂ）において絶縁基板２０１上
に、ビデオ（ｉ（号ラインとしてのソース１ｌｌｉ２０
２、ドレイン電極２０５、半導体層２０５、ケート絶縁
ｊ模２０６およびタイミング信号ラインとしてのゲート
電極２０４よりなるＴ Ｆ ’ｒが設けられでおり、こ
のＴＰＴが液晶駆動用素子となる。ドレイン１Ｍ、極２
０５は、液、ｌ’、ｌ、駆動用電極２０７、絶縁膜２０
９、共通用、極２０８よりなるコンデンサに接続してい
る。
に、ビデオ（ｉ（号ラインとしてのソース１ｌｌｉ２０
２、ドレイン電極２０５、半導体層２０５、ケート絶縁
ｊ模２０６およびタイミング信号ラインとしてのゲート
電極２０４よりなるＴ Ｆ ’ｒが設けられでおり、こ
のＴＰＴが液晶駆動用素子となる。ドレイン１Ｍ、極２
０５は、液、ｌ’、ｌ、駆動用電極２０７、絶縁膜２０
９、共通用、極２０８よりなるコンデンサに接続してい
る。
従来、ＴルＴの半導体層としては、第２図（ａ）に示す
ように、ソース電極２０２、ドレイン７１１ ｆ＋２０
３とゲート電極２０４によりトランジスタのチャふルが
形成される部分のみに配置することがほとんどであった
。
ように、ソース電極２０２、ドレイン７１１ ｆ＋２０
３とゲート電極２０４によりトランジスタのチャふルが
形成される部分のみに配置することがほとんどであった
。
しかしながら、第２図（ａｌから明らかなように、半導
体層を前記配置にのみ形成することは、ソース電極と半
導体層とのコンタクト面積を小さくせざるを得す、コン
タクト抵抗の増加に直接、結びついていた。ｔ−た、ケ
ート電極２０４とソース電極２０２が薄いゲート絶縁膜
２０６のみ弁して交差することにもなり、両者間におい
て短絡が多発するという結果を招いていた。ざらに前記
交差部により生ずる段差により、ソース電極の断線も多
発していた。
体層を前記配置にのみ形成することは、ソース電極と半
導体層とのコンタクト面積を小さくせざるを得す、コン
タクト抵抗の増加に直接、結びついていた。ｔ−た、ケ
ート電極２０４とソース電極２０２が薄いゲート絶縁膜
２０６のみ弁して交差することにもなり、両者間におい
て短絡が多発するという結果を招いていた。ざらに前記
交差部により生ずる段差により、ソース電極の断線も多
発していた。
本発明は、かかる従来のｒＦＴｌｃよる液晶表示装＋Ｓ
ｔに訃ける欠点を、半導体層の形状を大幅に変更するこ
とにより除去する１こめに発明されたものであり、以下
具体的な実施例を基にして本発明の詳細な説明する。
ｔに訃ける欠点を、半導体層の形状を大幅に変更するこ
とにより除去する１こめに発明されたものであり、以下
具体的な実施例を基にして本発明の詳細な説明する。
第５図（ａ）と１！６図（ｂ）は、それぞれ本発明の一
画素についての絶縁基板上のＴＰＴおよびコンデンサの
平面図と、その平面図においてｘ″−ｘ″′線で切断し
た断面図である。
画素についての絶縁基板上のＴＰＴおよびコンデンサの
平面図と、その平面図においてｘ″−ｘ″′線で切断し
た断面図である。
第６図（ａ）と第３図（ｂ）とにおいて、絶縁基板３０
１上に、ソース電極５０２、ドレイン電極３０３、ゲー
ト絶縁膜３０６、およびゲート絶縁膜３０４よりなるＴ
ＦＴが設けられており、このＴＰＴが液晶駆動用素子と
なっている、ドレイン電極５０５は、液晶駆動用電極５
０３、絶縁膜３０９、共通電極３０８．１：りなるコン
デンサーに接続している。
１上に、ソース電極５０２、ドレイン電極３０３、ゲー
ト絶縁膜３０６、およびゲート絶縁膜３０４よりなるＴ
ＦＴが設けられており、このＴＰＴが液晶駆動用素子と
なっている、ドレイン電極５０５は、液晶駆動用電極５
０３、絶縁膜３０９、共通電極３０８．１：りなるコン
デンサーに接続している。
本発明において特に重要な部分は、ソース電極３０２の
下側に、上下画素の半導体層とＩＩ ｋ’？に連なって
形成されている半導体層３０５である。第３図（ａ）
Ｋ示す形状とすることにエリ、極端に言えばソース↑４
極全面と半導体層をコンタクトすることが可能となり、
コンタクト抵抗ケ得られる最小限ＩＷまで低減すること
が可能となった。また、ソース電極５０２とゲート電極
３’０４が交差する部分には半導体層３０５お裏びゲー
ト絶縁膜５０６を介しているため、両電極間の短絡する
可能性を著しく低減することもできる。ζらに半導体Ｊ
−のゆるやかなステップカバレージにＪ：Ｊｌ、ソース
電、ｉｔ！、の断線も極力回避することができる。
下側に、上下画素の半導体層とＩＩ ｋ’？に連なって
形成されている半導体層３０５である。第３図（ａ）
Ｋ示す形状とすることにエリ、極端に言えばソース↑４
極全面と半導体層をコンタクトすることが可能となり、
コンタクト抵抗ケ得られる最小限ＩＷまで低減すること
が可能となった。また、ソース電極５０２とゲート電極
３’０４が交差する部分には半導体層３０５お裏びゲー
ト絶縁膜５０６を介しているため、両電極間の短絡する
可能性を著しく低減することもできる。ζらに半導体Ｊ
−のゆるやかなステップカバレージにＪ：Ｊｌ、ソース
電、ｉｔ！、の断線も極力回避することができる。
本実測例としては、半導体層に非晶質シリコンｃ以下、
ａ−８Ｌと略す）を用い、ドライエツチング技術により
パターニングを行なった。また、ａ−８ｉはグロー放ｔ
ＭＫよるガス分）管によるＣＶＤいわゆるプラズマＯＶ
Ｄ法により作製した。
ａ−８Ｌと略す）を用い、ドライエツチング技術により
パターニングを行なった。また、ａ−８ｉはグロー放ｔ
ＭＫよるガス分）管によるＣＶＤいわゆるプラズマＯＶ
Ｄ法により作製した。
ソース電極、ドレイン電極には、Ａ込−８１合金を用い
、スパッタ法により形成し、ウェットエツチング法によ
りパターニングを行々つた。
、スパッタ法により形成し、ウェットエツチング法によ
りパターニングを行々つた。
本実画例では、ソース電極の最小線幅８μｍ。
長ｄ４０＊ｉのソース電極ラインを２２０μｍピッチで
２４０本並べた表示装置を作製したが、ソース電極の断
線も無く、ゲート電極とソース電極との短絡も皆無であ
った。また、ソース電極と半導体層とのコンタクト抵抗
も低くすることができ、結果として、Ｔ Ｆ ’ｒのオ
ン電流として１μＡ程度のものが得られた。
２４０本並べた表示装置を作製したが、ソース電極の断
線も無く、ゲート電極とソース電極との短絡も皆無であ
った。また、ソース電極と半導体層とのコンタクト抵抗
も低くすることができ、結果として、Ｔ Ｆ ’ｒのオ
ン電流として１μＡ程度のものが得られた。
以上の説明から判るように、ソース電極の断線を押え、
ゲート電極とソース電極間の短絡を低減し、かつＴＰＴ
におけるソース１社極と半導体層とのコンタクト抵抗を
低減させる上で、本発明の利用価値は−めて太きいもの
である。
ゲート電極とソース電極間の短絡を低減し、かつＴＰＴ
におけるソース１社極と半導体層とのコンタクト抵抗を
低減させる上で、本発明の利用価値は−めて太きいもの
である。
第１図（ａ）は従来の液晶表示装置のマトリックス配置
図、第１図（ｂ）σ従来の液晶１１ハ動用画累の回路図
でおる。 第２図（！Ｌ）は従来の一画素についての平面図、第２
図（ｂ）Ｕ第２図（ｂ）（７，） Ｘ Ｘ ’ 線にｒ
９つた）明部図である。 第３図（ａ） ！：ｒ本発明による一画素についての平
面図、ｉＬ ３１ｄ（ｂ）ｉｄ ｍ ３図（１） ノｘ
Ｈ−Ｘ／／／ 紳６てａつた１ｆＩ面図である。 ５０１・・・絶縁基板 ３０２・・・ソース電極 ′５０３・・・ドレイン電極 ３６４・・・ゲート電極 ５０５・・・半導体層 ５０６・・・ゲート絶縁膜 ！＋０７・・・液晶脇動用電極 ３０８・・・共通１極 ３０９・・・絶縁膜 以上 出ＭＡ 人 セイコー電子工業林式会社代理人 弁理士
最 上 務 第２図（Ｑ） 第２ 図（１））
図、第１図（ｂ）σ従来の液晶１１ハ動用画累の回路図
でおる。 第２図（！Ｌ）は従来の一画素についての平面図、第２
図（ｂ）Ｕ第２図（ｂ）（７，） Ｘ Ｘ ’ 線にｒ
９つた）明部図である。 第３図（ａ） ！：ｒ本発明による一画素についての平
面図、ｉＬ ３１ｄ（ｂ）ｉｄ ｍ ３図（１） ノｘ
Ｈ−Ｘ／／／ 紳６てａつた１ｆＩ面図である。 ５０１・・・絶縁基板 ３０２・・・ソース電極 ′５０３・・・ドレイン電極 ３６４・・・ゲート電極 ５０５・・・半導体層 ５０６・・・ゲート絶縁膜 ！＋０７・・・液晶脇動用電極 ３０８・・・共通１極 ３０９・・・絶縁膜 以上 出ＭＡ 人 セイコー電子工業林式会社代理人 弁理士
最 上 務 第２図（Ｑ） 第２ 図（１））
Claims (1)
- （１）少なくとも各画素に対応した薄膜トランジスタお
よび液晶駆動用電極により構成され、前記薄膜トランジ
スタおよび液晶駆動用電極をマトリックス状に集積して
それらをＸＹ方向に相互に配線しｆｔ基板を用いる液晶
表示装置において、前記Ｘ方向の配線が画素へのタイミ
ング信号を伝送する配線であり、前記Ｙ方向のｖ線が画
素へのビデ第１１号を伝送する配線であって、前記Ｙ方
向の配線の裏面にＹ方向に関して隣接する画素間におい
て連続に連なる半導体層が形成されており、かつ前記半
導体層の１部が前記薄膜トランジスタの半導体層を兼ね
ること′ｌｔ％徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205288A JPS6097386A (ja) | 1983-11-01 | 1983-11-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205288A JPS6097386A (ja) | 1983-11-01 | 1983-11-01 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097386A true JPS6097386A (ja) | 1985-05-31 |
Family
ID=16504489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205288A Pending JPS6097386A (ja) | 1983-11-01 | 1983-11-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097386A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235669A (ja) * | 1985-08-09 | 1987-02-16 | Nec Corp | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 |
| JPS62210494A (ja) * | 1986-03-12 | 1987-09-16 | 株式会社日立製作所 | アクテイブマトリクス基板 |
| JPH01217422A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JPH01271727A (ja) * | 1988-04-25 | 1989-10-30 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11041491B2 (en) | 2016-01-25 | 2021-06-22 | Fluisense Aps | Micro dosage peristaltic pump for micro dosage of fluid |
-
1983
- 1983-11-01 JP JP58205288A patent/JPS6097386A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235669A (ja) * | 1985-08-09 | 1987-02-16 | Nec Corp | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 |
| JPS62210494A (ja) * | 1986-03-12 | 1987-09-16 | 株式会社日立製作所 | アクテイブマトリクス基板 |
| JPH0584914B2 (ja) * | 1986-03-12 | 1993-12-03 | Hitachi Ltd | |
| JPH01217422A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JPH01271727A (ja) * | 1988-04-25 | 1989-10-30 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US11041491B2 (en) | 2016-01-25 | 2021-06-22 | Fluisense Aps | Micro dosage peristaltic pump for micro dosage of fluid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920083A (en) | Thin-film transistor display devices having coplanar gate and drain lines | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JPH0426084B2 (ja) | ||
| KR19980015435A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPS6097386A (ja) | 液晶表示装置 | |
| JPH07191348A (ja) | 液晶表示装置の製法 | |
| JP2568857B2 (ja) | アクティブマトリックス基板 | |
| JP2639282B2 (ja) | 液晶表示パネル | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JPH0244769A (ja) | 薄膜トランジスタ | |
| JPH10282522A (ja) | 表示装置 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPS61147573A (ja) | 薄膜トランジスタアレイ | |
| JP3111568B2 (ja) | アクティブマトリックス基板とその製造方法 | |
| JPH0650777B2 (ja) | アクテイブマトリクス表示装置の基板 | |
| JPS61183687A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH03122620A (ja) | 表示電極基板 | |
| JPH0251128A (ja) | シリコン薄膜トランジスタアレイの保持容量 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH03280014A (ja) | 液晶表示装置の製造方法 |