JPH03122620A - 表示電極基板 - Google Patents
表示電極基板Info
- Publication number
- JPH03122620A JPH03122620A JP1261694A JP26169489A JPH03122620A JP H03122620 A JPH03122620 A JP H03122620A JP 1261694 A JP1261694 A JP 1261694A JP 26169489 A JP26169489 A JP 26169489A JP H03122620 A JPH03122620 A JP H03122620A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- conductive film
- source
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000007787 solid Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006381 polylactic acid film Polymers 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000035922 thirst Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アクティブマトリクス表示装置に用いられる
表示電極基板に関する。
表示電極基板に関する。
従来の技術
ガラス板などの光透過性絶縁基板上に絵素電極と、この
絵素電極に選択的に駆動信号を供給する薄膜トランジス
タ（Ｔｈｉｎ ＦｉｌｌＩＩＴｒａｎｓｉｓｔｏｒ；以
下、ＴＰＴとも呼ぶ）とがマトリクス状に配列されると
ともに、信号線、走査線となるパスラインも併せて配列
された表示電極基板（以下、アクティブマトリクス基板
とも呼ぶ）を用いたたとえばアクティブマトリクス駆動
方式の液晶表示装置の場合、液晶の応答性が速く、また
絶縁基板の面積に制約がなく、反射型、または透過型の
いずれにも適用できるなどの利点を持つため、近年盛ん
に実用に供されている。
絵素電極に選択的に駆動信号を供給する薄膜トランジス
タ（Ｔｈｉｎ ＦｉｌｌＩＩＴｒａｎｓｉｓｔｏｒ；以
下、ＴＰＴとも呼ぶ）とがマトリクス状に配列されると
ともに、信号線、走査線となるパスラインも併せて配列
された表示電極基板（以下、アクティブマトリクス基板
とも呼ぶ）を用いたたとえばアクティブマトリクス駆動
方式の液晶表示装置の場合、液晶の応答性が速く、また
絶縁基板の面積に制約がなく、反射型、または透過型の
いずれにも適用できるなどの利点を持つため、近年盛ん
に実用に供されている。
第３図は、−船釣なアクティブマトリクス駆動方式の液
晶表示装置における表示パネルの等価回路を示す電気回
路図である。ゲートバスライン１は走査電極となる電極
配線であり、ソースバスライン２は信号電極となる電極
配線である。ゲートバスライン１とソースバスライン２
とは互いに直角に立体交差するように配列されており、
これらのパスラインｌ ２が交差する位置毎に、つまり
マトリクス状にＴＦＴ３が配置されている。ＴＦＴ３の
ゲート電極４はゲートバスライン１に、ソース電極５は
ソースバスライン２に、ドレイン電極６は絵素に相当す
るコンデンサ７にそれぞれ接続されている。
晶表示装置における表示パネルの等価回路を示す電気回
路図である。ゲートバスライン１は走査電極となる電極
配線であり、ソースバスライン２は信号電極となる電極
配線である。ゲートバスライン１とソースバスライン２
とは互いに直角に立体交差するように配列されており、
これらのパスラインｌ ２が交差する位置毎に、つまり
マトリクス状にＴＦＴ３が配置されている。ＴＦＴ３の
ゲート電極４はゲートバスライン１に、ソース電極５は
ソースバスライン２に、ドレイン電極６は絵素に相当す
るコンデンサ７にそれぞれ接続されている。
第４図は、上記表示パネルの表示電極基板として用いら
れるアクティブマトリクス基板のほぼ１絵素に相当する
部分を拡大して示す平面図である。
れるアクティブマトリクス基板のほぼ１絵素に相当する
部分を拡大して示す平面図である。
第４図を参照して、アクティブマトリクス基板の製造工
程を説明する。まず、ガラス板から成る絶縁基板８上に
、スパッタリングによって１０００〜４０００人厚のＴ
ａｘｅｓから成るベースコート絶縁膜９が形成される０
次いでその上に、同じくスパッタリングによって２００
０〜４０００人厚のＴａ膜が形成され、そのＴａ膜をフ
ォトエツチングなどでパターン化することによってゲー
トバスライン１およびＴＦＴ３のゲート電極４（第３図
参照）が形成される。このゲートバスライン１およびゲ
ート電極４の表層は、陽ｖｉｌ酸化によって下部ゲート
絶縁膜とされる。
程を説明する。まず、ガラス板から成る絶縁基板８上に
、スパッタリングによって１０００〜４０００人厚のＴ
ａｘｅｓから成るベースコート絶縁膜９が形成される０
次いでその上に、同じくスパッタリングによって２００
０〜４０００人厚のＴａ膜が形成され、そのＴａ膜をフ
ォトエツチングなどでパターン化することによってゲー
トバスライン１およびＴＦＴ３のゲート電極４（第３図
参照）が形成される。このゲートバスライン１およびゲ
ート電極４の表層は、陽ｖｉｌ酸化によって下部ゲート
絶縁膜とされる。
次に、上記絶縁基板８上にその全面に亘って、１０００
〜５０００人厚の窒化シリコン膜がら成るゲート絶縁膜
１０がプラズマＣＶＤ（Ｃｈｅ煽１ｃａＶａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法によって形成され、引き続いて
１００〜２００人厚のアモルファスシリコンＭ（以下、
ａ−３ｔ膜と呼ぶ）１１および１０００〜５０００人厚
の窒化シリコン膜がら成る保護絶縁膜１２がこの順序に
積層され、マスクを用いたフォトエツチングによりパタ
ーン化される。
〜５０００人厚の窒化シリコン膜がら成るゲート絶縁膜
１０がプラズマＣＶＤ（Ｃｈｅ煽１ｃａＶａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法によって形成され、引き続いて
１００〜２００人厚のアモルファスシリコンＭ（以下、
ａ−３ｔ膜と呼ぶ）１１および１０００〜５０００人厚
の窒化シリコン膜がら成る保護絶縁膜１２がこの順序に
積層され、マスクを用いたフォトエツチングによりパタ
ーン化される。
さらに、その上には１００〜１０００人厚のリンドープ
ｎ”−ａ−３ｔ膜１３がプラズマｃｖＤ法によって形成
される。
ｎ”−ａ−３ｔ膜１３がプラズマｃｖＤ法によって形成
される。
次に、先のゲートバスライン１の形成の場自と同様に、
スパッタリングによってＩＴ○（インジュウム錫酸化物
）から成る５００〜３０００人厚の透明導電膜が形成さ
れ、この透明導電膜をフォトエツチングなどでパターン
化することによって絵素電極１４、ソースバスライン２
、ＴＦＴ３のソース電極５およびドレイン電極６のそれ
ぞれが同時Ｇこ形成される。
スパッタリングによってＩＴ○（インジュウム錫酸化物
）から成る５００〜３０００人厚の透明導電膜が形成さ
れ、この透明導電膜をフォトエツチングなどでパターン
化することによって絵素電極１４、ソースバスライン２
、ＴＦＴ３のソース電極５およびドレイン電極６のそれ
ぞれが同時Ｇこ形成される。
上記絵素電極１４は、このアクティブマトリクス基板に
対向配置される対向基板側の対向電極とで１絵素分の液
晶層（第３図のコンデンサ７に相当する）を挟み付ける
電極であり、ソースバスライン２からＴＦＴ３を介して
絵素電極１４に与えられる信号によって上記１絵素分の
液晶層が駆動される。
対向配置される対向基板側の対向電極とで１絵素分の液
晶層（第３図のコンデンサ７に相当する）を挟み付ける
電極であり、ソースバスライン２からＴＦＴ３を介して
絵素電極１４に与えられる信号によって上記１絵素分の
液晶層が駆動される。
なお、ＴＦＴ３のａ−９ｔ膜１１、保護絶縁膜１２およ
びリンドープｎ”−ａ−８ｉ膜１３のパターン化の際に
は、同時にゲートバスライン１とソースバスライン２の
立体交差部にもこれらと同じａ−９ｔ膜１１ａ、保護絶
縁膜１２ａおよびリンドープｎ”−ａ−３ｔ膜１３ａが
局部的に堆積して形成され、これによってＴＦＴ３のソ
ース電極５とソースバスライン２の間の段差が軽減され
ている。
びリンドープｎ”−ａ−８ｉ膜１３のパターン化の際に
は、同時にゲートバスライン１とソースバスライン２の
立体交差部にもこれらと同じａ−９ｔ膜１１ａ、保護絶
縁膜１２ａおよびリンドープｎ”−ａ−３ｔ膜１３ａが
局部的に堆積して形成され、これによってＴＦＴ３のソ
ース電極５とソースバスライン２の間の段差が軽減され
ている。
発明が解決しようとする課題
上述した従来の表示電極基板では、絵素電極１４のパタ
ーン化め際にこれと同じ透明導電膜を材料としてソース
バスライン２やＴＦＴ３のソース電極５およびドレイン
電ｆｘ６を同時に形成できるので製造工程を簡略化でき
るという利点はあるが、ソースバスライン２が透明導電
膜だけから成る単層構造であるため、このソースバスラ
イン２に断線が生じ易く、製造時の歩留まりが低くなる
という問題点があった。
ーン化め際にこれと同じ透明導電膜を材料としてソース
バスライン２やＴＦＴ３のソース電極５およびドレイン
電ｆｘ６を同時に形成できるので製造工程を簡略化でき
るという利点はあるが、ソースバスライン２が透明導電
膜だけから成る単層構造であるため、このソースバスラ
イン２に断線が生じ易く、製造時の歩留まりが低くなる
という問題点があった。
また、ＩＴＯ膜から成る透明導電膜のＰ４会、がなり抵
抗が高いのでソースバスライン２の抵抗も高くなり、こ
のためソースバスライン２から送られてくる信号に遅延
が生じるという問題点もあった。
抗が高いのでソースバスライン２の抵抗も高くなり、こ
のためソースバスライン２から送られてくる信号に遅延
が生じるという問題点もあった。
したがって本発明の目的は、ソースバスラインの低抵抗
化と断線歩留まりの向上を図ることができ、かつ製造工
程も簡略化できる表示電極基板を提供することである。
化と断線歩留まりの向上を図ることができ、かつ製造工
程も簡略化できる表示電極基板を提供することである。
課題を解決するための手段
本発明は、絶縁基板上に、絵素電極とこの絵素電極に駆
動信号を選択的に供給する薄膜トランジスタとがマトリ
クス状に配列され、この’Ｅｌ Ｍ ）ランジスタはゲ
ート電極とソース電極とドレイン電極とを有し、ゲート
電極に接続されたゲートバスラインとソース電極に接続
されたソースバスラインとが互いに立体交差するように
前記絶縁基板上に配列された表示電極基板（こおいて、
薄膜トランジスタのソース電極およびドレイン電極は、
絵素電極と同じ透明導電膜を材料として形成し、 ソースバスラインは、ゲートバスラインとの交差部を除
いて下層がゲートバスラインと同じ導電膜で上層が絵素
電極と同じ透明導電膜を材料とする２層構造に形成し、
ゲートバスラインとの交差部では絵素電極と同じ透明導
電膜を材料とする単Ｎ構造に形成したことを特徴とする
表示電極基板である。
動信号を選択的に供給する薄膜トランジスタとがマトリ
クス状に配列され、この’Ｅｌ Ｍ ）ランジスタはゲ
ート電極とソース電極とドレイン電極とを有し、ゲート
電極に接続されたゲートバスラインとソース電極に接続
されたソースバスラインとが互いに立体交差するように
前記絶縁基板上に配列された表示電極基板（こおいて、
薄膜トランジスタのソース電極およびドレイン電極は、
絵素電極と同じ透明導電膜を材料として形成し、 ソースバスラインは、ゲートバスラインとの交差部を除
いて下層がゲートバスラインと同じ導電膜で上層が絵素
電極と同じ透明導電膜を材料とする２層構造に形成し、
ゲートバスラインとの交差部では絵素電極と同じ透明導
電膜を材料とする単Ｎ構造に形成したことを特徴とする
表示電極基板である。
作 用
本発明に従えば、ソースバスラインのうちゲートバスラ
インとの立体交差部を除く大部分は、下層がゲートバス
ラインと同じ導電膜で上層が絵素電極と同じ透明導電膜
を材料とする２層構造であるめな、ソースバスラインの
抵抗が低くなるとともに、断線が生じにくくなる。
インとの立体交差部を除く大部分は、下層がゲートバス
ラインと同じ導電膜で上層が絵素電極と同じ透明導電膜
を材料とする２層構造であるめな、ソースバスラインの
抵抗が低くなるとともに、断線が生じにくくなる。
また、ソースバスラインの上記立体交差部を除く下層の
導電膜はゲートバスラインと同時に形成でき、上記立体
交差部を除く上層および立体交差部の透明導電膜は絵素
電極や薄膜トランジスタのソース電極およびトレイン電
極と同時に形成できるので、製造工程を簡略化できる。
導電膜はゲートバスラインと同時に形成でき、上記立体
交差部を除く上層および立体交差部の透明導電膜は絵素
電極や薄膜トランジスタのソース電極およびトレイン電
極と同時に形成できるので、製造工程を簡略化できる。
実施例
第１図は本発明の一実施例である表示電極基板のほぼ一
絵素に相当する部分を拡大して示す平面図であり、第２
図は第１図の切断面線ＩＩ−Ｉ［から見た断面図である
。
絵素に相当する部分を拡大して示す平面図であり、第２
図は第１図の切断面線ＩＩ−Ｉ［から見た断面図である
。
すなわち、この表示電極基板はアクティブマトリクス駆
動方式の液晶表示装置に用いられるアクティブマトリク
ス基板であり、以下の製造工程によって得られる。
動方式の液晶表示装置に用いられるアクティブマトリク
ス基板であり、以下の製造工程によって得られる。
まず、透明なガラス板から成る絶縁基板１８上に、スパ
ッタリングによってＴａ２０ｓｌｉから成る５０００人
厚の０−スコート絶縁膜１９が形成される。次いでその
上に、同じくスパッタリングによって約３００００厚の
Ｔａ膜が形成され、そのＴａ膜をフォトエツチングなど
でパターン化することによってゲートバスライン２１、
ＴＰＴ２３のゲート電極（図示せず）およびソースバス
ライン２２用補助導電＄ ２２ ａが同時に形成される
。
ッタリングによってＴａ２０ｓｌｉから成る５０００人
厚の０−スコート絶縁膜１９が形成される。次いでその
上に、同じくスパッタリングによって約３００００厚の
Ｔａ膜が形成され、そのＴａ膜をフォトエツチングなど
でパターン化することによってゲートバスライン２１、
ＴＰＴ２３のゲート電極（図示せず）およびソースバス
ライン２２用補助導電＄ ２２ ａが同時に形成される
。
補助導電膜２２ａは、ソースバスライン２２がゲートバ
スライン２１と立体交差する部分を除いて形成される。
スライン２１と立体交差する部分を除いて形成される。
またゲートバスライン２１およびゲート電極の表層（約
１００００厚）は陽極酸化によって酸化タンタル膜とさ
れ、この酸化タンタル膜が下部ゲート絶縁膜となる。
１００００厚）は陽極酸化によって酸化タンタル膜とさ
れ、この酸化タンタル膜が下部ゲート絶縁膜となる。
次に、上記絶縁基板１８上の全面に亘って、１０００〜
５０００人厚の窒化シリコン膜から成るゲート絶縁膜が
プラズマＣＶＤ法によって形成され、引き続いて１００
〜２００人厚のａ−３ｉ膜３１および１０００〜５００
０人厚の窒化シリコン膜から成る保護絶縁膜３２がこれ
らの順序に堆積され、マスクを用いたフォトエツチング
によりパターン化される。このとき上記ゲート絶縁膜２
０は、フォトエツチングによってソースバスライン２２
用補助導電膜２２ａの表層が露出する形状にパターン化
される。
５０００人厚の窒化シリコン膜から成るゲート絶縁膜が
プラズマＣＶＤ法によって形成され、引き続いて１００
〜２００人厚のａ−３ｉ膜３１および１０００〜５００
０人厚の窒化シリコン膜から成る保護絶縁膜３２がこれ
らの順序に堆積され、マスクを用いたフォトエツチング
によりパターン化される。このとき上記ゲート絶縁膜２
０は、フォトエツチングによってソースバスライン２２
用補助導電膜２２ａの表層が露出する形状にパターン化
される。
さらに、その上にはリンドープｒ１” −ａ−３ｉ膜を
微結晶化した１００〜１０００人厚０リンドープ・マイ
クロ・クリスタライズド・エヌプラ膜（以下、リンドー
プμＣｎ’ｌ１％と呼ぶ）３３がＣＶＤ法によって形成
される。
微結晶化した１００〜１０００人厚０リンドープ・マイ
クロ・クリスタライズド・エヌプラ膜（以下、リンドー
プμＣｎ’ｌ１％と呼ぶ）３３がＣＶＤ法によって形成
される。
次に、先のゲートバスライン２１の形成の場合と同様に
、スパッタリングによってＩＴＯがら成る５００〜３０
００人厚の透明導電膜が形成され、この透明導電膜をフ
ォトエツチングなどでパターン化することによって絵素
電極３４、ソースバスライン２２のうちのゲートバスラ
イン２１との交差部と非交差部（補助導電膜２２ａと重
なる部分）の上層、ＴＰＴ２３のソース電極２５および
ドレイン電極２６のそれぞれが同時に形成される。
、スパッタリングによってＩＴＯがら成る５００〜３０
００人厚の透明導電膜が形成され、この透明導電膜をフ
ォトエツチングなどでパターン化することによって絵素
電極３４、ソースバスライン２２のうちのゲートバスラ
イン２１との交差部と非交差部（補助導電膜２２ａと重
なる部分）の上層、ＴＰＴ２３のソース電極２５および
ドレイン電極２６のそれぞれが同時に形成される。
上記アクティブマトリクス基板において、ゲートバスラ
イン２１とソースバスライン２２とが互いに直角に立体
交差するように配列されていること、およびこれらのパ
スライン２１．２２が交差する位置毎に、つまりマトリ
クス状にＴＰＴ２３が配置されていることは従来のアク
ティブマトリクス基板の場合と同じである。またＴＰＴ
２３のゲート電極がゲートバスライン２１に、ソース環
ｆ！２５がソースバスライン２２に、ドレイン電極２６
が絵素電極３４にそれぞれ接続され、ソースバスライン
２２からＴＦＴ２３を経て絵素電極３４へと駆動信号を
供給する構成となっていることも従来例の場合と同じで
ある。
イン２１とソースバスライン２２とが互いに直角に立体
交差するように配列されていること、およびこれらのパ
スライン２１．２２が交差する位置毎に、つまりマトリ
クス状にＴＰＴ２３が配置されていることは従来のアク
ティブマトリクス基板の場合と同じである。またＴＰＴ
２３のゲート電極がゲートバスライン２１に、ソース環
ｆ！２５がソースバスライン２２に、ドレイン電極２６
が絵素電極３４にそれぞれ接続され、ソースバスライン
２２からＴＦＴ２３を経て絵素電極３４へと駆動信号を
供給する構成となっていることも従来例の場合と同じで
ある。
なお、Ｔ Ｆ Ｔ ２．３のａ−８ｔ膜３１、保護絶縁
膜３２およびリンドープμｃｎ”膜１３のパターン化の
際には、同時にゲートバスライン２１とソースバスライ
ン２２の立体交差部にこれらと同じａ−３ｉ膜３１ａ、
保護絶縁膜３２ａおよびリンドープμｃ ｎ ’ Ｍ
３３ ａが局部的に堆積して形成され、これによってＴ
ＰＴ２３のソース電極２５とソースバスライン２２の間
の段差が軽減されている。
膜３２およびリンドープμｃｎ”膜１３のパターン化の
際には、同時にゲートバスライン２１とソースバスライ
ン２２の立体交差部にこれらと同じａ−３ｉ膜３１ａ、
保護絶縁膜３２ａおよびリンドープμｃ ｎ ’ Ｍ
３３ ａが局部的に堆積して形成され、これによってＴ
ＰＴ２３のソース電極２５とソースバスライン２２の間
の段差が軽減されている。
ソースバスライン２２のうち透明導電Ｍ２２ｂだけから
成るゲートバスライン２１との立体交差部では、抵抗が
できるだけ低くなるようにその幅寸法を従来の場合より
も広くしである。
成るゲートバスライン２１との立体交差部では、抵抗が
できるだけ低くなるようにその幅寸法を従来の場合より
も広くしである。
この実施例では、ＴＰＴ２３とそのソース電極２５およ
びドレイン電極２６となる透明導電膜（Ｉ ＴＯＩＩＩ
）とのオーミックコンタクトをとるコンタクト層として
リンドープμｃｎ’膜を用いているので、コンタクト層
の接触抵抗が低下し、ＴＰＴ２３のオン電流特性がそれ
だけ向上することになる。ちなみに、上記コンタクト層
としてリンドープｎ”−ａ−３ｔ膜を用いた従来例の場
合のＴＰＴのオン電流特性は、この実施例の場合に比べ
て１桁程度低くなる。その比較結果を第１表に示してい
る。
びドレイン電極２６となる透明導電膜（Ｉ ＴＯＩＩＩ
）とのオーミックコンタクトをとるコンタクト層として
リンドープμｃｎ’膜を用いているので、コンタクト層
の接触抵抗が低下し、ＴＰＴ２３のオン電流特性がそれ
だけ向上することになる。ちなみに、上記コンタクト層
としてリンドープｎ”−ａ−３ｔ膜を用いた従来例の場
合のＴＰＴのオン電流特性は、この実施例の場合に比べ
て１桁程度低くなる。その比較結果を第１表に示してい
る。
第１表
（１）はリンドープ、ｕｃｎ’膜、（２）はリンドープ
ｎ’−ａ−３ｉ膜この場合において、ＴＰＴのＷ／Ｌ比
は実施例および従来例のいずれも同一とし、成膜のその
他の条件は通常の渇きと同一としている。
ｎ’−ａ−３ｉ膜この場合において、ＴＰＴのＷ／Ｌ比
は実施例および従来例のいずれも同一とし、成膜のその
他の条件は通常の渇きと同一としている。
また、この実施例の場合のソースバスライン２２におい
て、透明導電膜（ＩＴＯ膜）２２ｂから成る部分の寸法
Ｌ／Ｗ（Ｌは長さ、Ｗは幅）を、Ｌ／Ｗｅ ４Ｘ１０’
μｍ／１５ｕｍ ＝ｉｌ）とし、ＩＴ
Ｏ膜の単位面積当たりの抵抗Ｒｓを、Ｒｓ ＝ ２０Ω
／口 ・・・（２）とし、
ＩＴＯ膜の膜厚ｄを、 ｄ ”ｖ ２０００人
・・・（３）とし、補助導電１１ｊ （Ｔ ａ膜）２２
ａの長さ寸法りを、 Ｌ ’ｖ ２Ｘ１０’ μｍ
−（４）とし、Ｔａ膜の単位面積当たりの抵抗
Ｒｓを、Ｒｓ ＝ ２Ω／口
・・・（５）とし、Ｔａ膜の膜厚ｄを、 ｄ ’Ｆ ３０００〜４０００人
・ （６）としたとき、そのソースバスライン２２の単
層配線部（透明導電膜２２ｂだけから成る配線部）の抵
抗は５３．３にΩ、２層配線部（下層が補助導電膜（Ｔ
ａ膜）２２ａ、上層が透明導電膜（ＩＴＯ膜）２２ｂか
ら成る配線部）の抵抗は３ｏ、７にΩとなり、従来例の
場合に比べて大幅に抵抗値が低下した。
て、透明導電膜（ＩＴＯ膜）２２ｂから成る部分の寸法
Ｌ／Ｗ（Ｌは長さ、Ｗは幅）を、Ｌ／Ｗｅ ４Ｘ１０’
μｍ／１５ｕｍ ＝ｉｌ）とし、ＩＴ
Ｏ膜の単位面積当たりの抵抗Ｒｓを、Ｒｓ ＝ ２０Ω
／口 ・・・（２）とし、
ＩＴＯ膜の膜厚ｄを、 ｄ ”ｖ ２０００人
・・・（３）とし、補助導電１１ｊ （Ｔ ａ膜）２２
ａの長さ寸法りを、 Ｌ ’ｖ ２Ｘ１０’ μｍ
−（４）とし、Ｔａ膜の単位面積当たりの抵抗
Ｒｓを、Ｒｓ ＝ ２Ω／口
・・・（５）とし、Ｔａ膜の膜厚ｄを、 ｄ ’Ｆ ３０００〜４０００人
・ （６）としたとき、そのソースバスライン２２の単
層配線部（透明導電膜２２ｂだけから成る配線部）の抵
抗は５３．３にΩ、２層配線部（下層が補助導電膜（Ｔ
ａ膜）２２ａ、上層が透明導電膜（ＩＴＯ膜）２２ｂか
ら成る配線部）の抵抗は３ｏ、７にΩとなり、従来例の
場合に比べて大幅に抵抗値が低下した。
発明の効果
以上のように、本発明の表示電極基板によれば、ソース
バスラインのうちゲートバスラインとの立体交差部を除
く大部分は、下層がゲートバスラインと同じ導電膜で上
層が絵素電極と同じ透明導電膜を材料とする２層構造と
しているので、ソースバスラインの抵抗が低くなり、断
線も生じにくくなる。
バスラインのうちゲートバスラインとの立体交差部を除
く大部分は、下層がゲートバスラインと同じ導電膜で上
層が絵素電極と同じ透明導電膜を材料とする２層構造と
しているので、ソースバスラインの抵抗が低くなり、断
線も生じにくくなる。
また、ソースバスラインの上記立体交差部を除く下層の
導電膜をゲートバスラインと同時に形成でき、上記立体
交差部を除く上層および立体交差部の透明導電膜を絵素
電極や薄膜トランジスタのソース電極およびドレイン電
極と同時に形成できるので、製造工程を簡略化できる。
導電膜をゲートバスラインと同時に形成でき、上記立体
交差部を除く上層および立体交差部の透明導電膜を絵素
電極や薄膜トランジスタのソース電極およびドレイン電
極と同時に形成できるので、製造工程を簡略化できる。
第１図は本発明の一実施例である表示電極基板の一部の
構成を拡大して示す平面図、第２図は第１図の切断面線
■−■から見た断面図、第３図は−ａ的なアクティブマ
トリクス駆動方式の液晶表示装置における表示パネルの
等価回路を示す電気回路図、第４図はその表示パネルに
用いられる従来の表示電極基板の一部の構成を拡大して
示す平面図である。 １８・・・絶縁基板、２１・・・ゲートバスライン、２
２・・・ソースバスライン、２２ａ・・・補助導電膜、
２２ｂ・・・透明導電膜、２５・・・ソース電極、２６
・・・ドレイン電極、３４・・・絵素電極
構成を拡大して示す平面図、第２図は第１図の切断面線
■−■から見た断面図、第３図は−ａ的なアクティブマ
トリクス駆動方式の液晶表示装置における表示パネルの
等価回路を示す電気回路図、第４図はその表示パネルに
用いられる従来の表示電極基板の一部の構成を拡大して
示す平面図である。 １８・・・絶縁基板、２１・・・ゲートバスライン、２
２・・・ソースバスライン、２２ａ・・・補助導電膜、
２２ｂ・・・透明導電膜、２５・・・ソース電極、２６
・・・ドレイン電極、３４・・・絵素電極
Claims (1)
- 【特許請求の範囲】 絶縁基板上に、絵素電極とこの絵素電極に駆動信号を選
択的に供給する薄膜トランジスタとがマトリクス状に配
列され、この薄膜トランジスタはゲート電極とソース電
極とドレイン電極とを有し、ゲート電極に接続されたゲ
ートバスラインとソース電極に接続されたソースバスラ
インとが互いに立体交差するように前記絶縁基板上に配
列された表示電極基板において、 薄膜トランジスタのソース電極およびドレイン電極は、
絵素電極と同じ透明導電膜を材料として形成し、 ソースバスラインは、ゲートバスラインとの交差部を除
いて下層がゲートバスラインと同じ導電膜で上層が絵素
電極と同じ透明導電膜を材料とする２層構造に形成し、
ゲートバスラインとの交差部では絵素電極と同じ透明導
電膜を材料とする単層構造に形成したことを特徴とする
表示電極基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261694A JPH03122620A (ja) | 1989-10-05 | 1989-10-05 | 表示電極基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261694A JPH03122620A (ja) | 1989-10-05 | 1989-10-05 | 表示電極基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03122620A true JPH03122620A (ja) | 1991-05-24 |
Family
ID=17365415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261694A Pending JPH03122620A (ja) | 1989-10-05 | 1989-10-05 | 表示電極基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03122620A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297404A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | アクティブマトリクス基板 |
| US5751381A (en) * | 1993-12-21 | 1998-05-12 | Hitachi, Ltd. | Active matrix LCD device with image signal lines having a multilayered structure |
| JP2000180898A (ja) * | 1998-12-12 | 2000-06-30 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US6529251B2 (en) * | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
-
1989
- 1989-10-05 JP JP1261694A patent/JPH03122620A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297404A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | アクティブマトリクス基板 |
| US5751381A (en) * | 1993-12-21 | 1998-05-12 | Hitachi, Ltd. | Active matrix LCD device with image signal lines having a multilayered structure |
| USRE39798E1 (en) * | 1993-12-21 | 2007-08-28 | Hitachi, Ltd. | Active matrix LCD device with image signal lines having a multilayered structure |
| JP2000180898A (ja) * | 1998-12-12 | 2000-06-30 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US6529251B2 (en) * | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3307144B2 (ja) | 表示装置 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US20120126233A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JPH01123475A (ja) | 液晶表示装置 | |
| TW200403859A (en) | Thin film transistor array panel | |
| US5952675A (en) | Thin film transistor element array | |
| US20010019375A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH03122620A (ja) | 表示電極基板 | |
| JPH0570156B2 (ja) | ||
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPS6112271B2 (ja) | ||
| JPH05119332A (ja) | 液晶表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JPH0340511B2 (ja) |