JPS609301B2 - 停電中のメモリ内容破壊検査方式 - Google Patents
停電中のメモリ内容破壊検査方式Info
- Publication number
- JPS609301B2 JPS609301B2 JP53014750A JP1475078A JPS609301B2 JP S609301 B2 JPS609301 B2 JP S609301B2 JP 53014750 A JP53014750 A JP 53014750A JP 1475078 A JP1475078 A JP 1475078A JP S609301 B2 JPS609301 B2 JP S609301B2
- Authority
- JP
- Japan
- Prior art keywords
- check word
- power outage
- power
- volatile memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006378 damage Effects 0.000 title claims description 7
- 238000000034 method Methods 0.000 title claims description 5
- 238000007689 inspection Methods 0.000 title claims 3
- 238000001514 detection method Methods 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241000282373 Panthera pardus Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000009225 memory damage Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
この発明は停電中のメモリ内容破壊検査方式に関し、特
に停電時にデータを記憶するメモリの内容が破壊されて
いるか否かを検査するメモリ内容破壊検査方式に関する
。
に停電時にデータを記憶するメモリの内容が破壊されて
いるか否かを検査するメモリ内容破壊検査方式に関する
。
従来、たとえば電子式キャッシュレジスタ（ＥＣＲ）な
どにおいて揮発生メモリ、たとえばランダムアクセスメ
モリ（ＲＡＭ）にデータを書込んだり、議出したりする
ことが行なわれている。
どにおいて揮発生メモリ、たとえばランダムアクセスメ
モリ（ＲＡＭ）にデータを書込んだり、議出したりする
ことが行なわれている。
このようなＲＡＭは停電したときに、そのＲＡＭに記憶
しているデ−夕が揮発してしまうという欠点がある。そ
のため、停電時にＲＡＭに記憶しているデータをコアー
メモリなどの不揮発生メモ川こ退避させている。このと
き、停電中に不揮発生メモリのデータが破壊されると、
その後の誤動作の原因になる。そこで、この発明は停電
時に不揮発生メモリに記憶しているデータが破壊されて
いるか否かを簡単にチェックできるような停電中のメモ
リ内客破懐検査方式を提供することを目的とする。
しているデ−夕が揮発してしまうという欠点がある。そ
のため、停電時にＲＡＭに記憶しているデータをコアー
メモリなどの不揮発生メモ川こ退避させている。このと
き、停電中に不揮発生メモリのデータが破壊されると、
その後の誤動作の原因になる。そこで、この発明は停電
時に不揮発生メモリに記憶しているデータが破壊されて
いるか否かを簡単にチェックできるような停電中のメモ
リ内客破懐検査方式を提供することを目的とする。
この発明は要約すれば、不揮発生メモリに記憶している
データから該データをチェックするための特定のチェッ
クワードを作成し、停電直前にそれを不揮発生メモリに
記憶しておき、電源復帰後、前記データからチェックワ
ードを作成し、そのチェックワードと前記不揮発生メモ
リから読出したチェックワードとを比較して、不揮発生
メモリに記憶しているデータが破壊されているか杏かを
検査するようにしたものである。
データから該データをチェックするための特定のチェッ
クワードを作成し、停電直前にそれを不揮発生メモリに
記憶しておき、電源復帰後、前記データからチェックワ
ードを作成し、そのチェックワードと前記不揮発生メモ
リから読出したチェックワードとを比較して、不揮発生
メモリに記憶しているデータが破壊されているか杏かを
検査するようにしたものである。
第１図はこの発明の一実施例のブロック図である。
構成において、電源状態検出回路１は、電源が遮断され
たときに停電検出出力を導出し、電源が復帰したときに
電源復帰出力を導出してＣＰＵ２に与える。ＣＰＵ２は
アキユムレータ（ＡＣＣ）２１と比較回路２２とを含む
。アキュムレータ２１は演算のために用いられるレジス
タである。比較回路２２は後述の停電前のチェックワー
ドと電源復帰後のチェックワードとを比較して一致して
いるか否かを比較するものである。ＣＰＵ２に関連して
ＲＡＭ３が設けられる。このＲＡＭ３は通常の動作時に
ＣＰＵ２から与えられるデータを記憶したり、また記憶
しているデータをＣＰＵ２に与えたりする。さらにＣＰ
Ｕ２に関連して、コアーメモリなどの不揮発生メモリ４
が設けられる。この不揮発生メモリ４は停電直前にＲＡ
Ｍ３に記憶しているデータを退避させて記憶するもので
あって、たとえばデータＭＩ〜Ｍｎを記憶するエリア４
１〜４ｎとチェックワードを記憶するエリア４Ａとを有
する。第２図はこの発明の一実施例の動作を説明するた
めのフロー図であり、特に第２図ａは停電時を示し、第
２図ｂは電源復帰時を示す。
たときに停電検出出力を導出し、電源が復帰したときに
電源復帰出力を導出してＣＰＵ２に与える。ＣＰＵ２は
アキユムレータ（ＡＣＣ）２１と比較回路２２とを含む
。アキュムレータ２１は演算のために用いられるレジス
タである。比較回路２２は後述の停電前のチェックワー
ドと電源復帰後のチェックワードとを比較して一致して
いるか否かを比較するものである。ＣＰＵ２に関連して
ＲＡＭ３が設けられる。このＲＡＭ３は通常の動作時に
ＣＰＵ２から与えられるデータを記憶したり、また記憶
しているデータをＣＰＵ２に与えたりする。さらにＣＰ
Ｕ２に関連して、コアーメモリなどの不揮発生メモリ４
が設けられる。この不揮発生メモリ４は停電直前にＲＡ
Ｍ３に記憶しているデータを退避させて記憶するもので
あって、たとえばデータＭＩ〜Ｍｎを記憶するエリア４
１〜４ｎとチェックワードを記憶するエリア４Ａとを有
する。第２図はこの発明の一実施例の動作を説明するた
めのフロー図であり、特に第２図ａは停電時を示し、第
２図ｂは電源復帰時を示す。
以下に、第１図ないし第２図を参照して、この発明の実
施例の具体的な動作を説明する。まず、停電になると電
源状態検出回路１が停電検出出力を導出してＣＰＵ２に
与える。このとき、ＣＰＵ２は停電してもその電源回略
（図示せず）に含まれるコンデンサの作用によって１０
０肌ｓｅｃ程度の時間は通常の動作を行なうことが可能
である。したがって、ＣＰＵ２はＲＡＭ３に記憶してい
るデータＭＩ〜Ｍｎを不揮発生メモＩＪ４のエリア４１
〜４ｎに退避させる。そして、ＣＰＵ２はチェックワー
ド作成のためのサブルーチン（後述の第３図で詳細に説
明する）に進む。ＣＰＵ２はこのサブルーチンに従って
アキュムレー夕２１で、不揮発生メモリ４に記憶してい
るデ−タＭＩ〜Ｍｎに基づいてチェックワードＣＷａを
作成する。さらに、ＣＰＵ２はアキユムレータ２１にス
トアしているチェックワードＣＷａを不揮発生メモリ４
のエリア４Ａに転送して記憶させる。このようにして、
ＣＰＵ２は停電直前の処理を終える。次に、電源が復帰
すると、電源状態検出回路１は電源復帰検出出力を導出
してＣＰＵ２に与える。
施例の具体的な動作を説明する。まず、停電になると電
源状態検出回路１が停電検出出力を導出してＣＰＵ２に
与える。このとき、ＣＰＵ２は停電してもその電源回略
（図示せず）に含まれるコンデンサの作用によって１０
０肌ｓｅｃ程度の時間は通常の動作を行なうことが可能
である。したがって、ＣＰＵ２はＲＡＭ３に記憶してい
るデータＭＩ〜Ｍｎを不揮発生メモＩＪ４のエリア４１
〜４ｎに退避させる。そして、ＣＰＵ２はチェックワー
ド作成のためのサブルーチン（後述の第３図で詳細に説
明する）に進む。ＣＰＵ２はこのサブルーチンに従って
アキュムレー夕２１で、不揮発生メモリ４に記憶してい
るデ−タＭＩ〜Ｍｎに基づいてチェックワードＣＷａを
作成する。さらに、ＣＰＵ２はアキユムレータ２１にス
トアしているチェックワードＣＷａを不揮発生メモリ４
のエリア４Ａに転送して記憶させる。このようにして、
ＣＰＵ２は停電直前の処理を終える。次に、電源が復帰
すると、電源状態検出回路１は電源復帰検出出力を導出
してＣＰＵ２に与える。
そして、ＣＰＵ２は前述の説明と同様にして、電源復帰
後のチェックワードＣＷｂを作成するためのサフルーチ
ンに進み、チェックワードＣＷｂを作成する。さらに、
ＣＰＵ２は不揮発生メモリ４のエリア４Ａに記憶してい
る停電直前のチェックワードＣＷａを読出す。ＣＰＵ２
は比較回路２２によって、停電直前のチェックワードＣ
Ｗａと電源復帰時のチェックワードＣＷｂとを比較し、
一致しているか否かを判別する。一致していなければ、
エラー表示ランプ（図示せず）やエラー警報ブザー（図
示せず）によってエラー報知する。一致していれば不揮
発生メモリ４に記憶しているデータＭＩ〜ＭｎをＲＡＭ
３に転送して通常の動作に進む。第３図はチェックワー
ドを作成する好ましいサフルーチンのフロー図である。
後のチェックワードＣＷｂを作成するためのサフルーチ
ンに進み、チェックワードＣＷｂを作成する。さらに、
ＣＰＵ２は不揮発生メモリ４のエリア４Ａに記憶してい
る停電直前のチェックワードＣＷａを読出す。ＣＰＵ２
は比較回路２２によって、停電直前のチェックワードＣ
Ｗａと電源復帰時のチェックワードＣＷｂとを比較し、
一致しているか否かを判別する。一致していなければ、
エラー表示ランプ（図示せず）やエラー警報ブザー（図
示せず）によってエラー報知する。一致していれば不揮
発生メモリ４に記憶しているデータＭＩ〜ＭｎをＲＡＭ
３に転送して通常の動作に進む。第３図はチェックワー
ドを作成する好ましいサフルーチンのフロー図である。
以下に、第１図および第３図を参照してチェックワード
を作成する場合の動作について説明する。まず、ＣＰＵ
２は不揮発生メモリ４のエリア４１に記憶しているデー
タＭＩを議出し、アキュムレータ２１に転送してストア
する。さらに、不揮発生メモリ４のエリア４２に記憶し
ているデータＭ２を議出しアキュムレータ２１に加算す
る。続いて、不揮発生メモリ４のエリア４３に記憶して
いるデータＭ３を論出しアキュムレータ２１に加算する
。同様にして、不揮発生メモリ４のエリア４４〜４ｎの
データＭ４〜Ｍｎを順次アキュムレータ２１に加算する
。すべてのデータＭＩ〜Ｍｎをアキユムレータ２１で加
算して得られたチェックワードＣＷａをエリア４Ａに記
憶させる。なお、電源復帰時のチェックワードＣＷｂも
前述の説明と同様にして作成される。第４図はチェック
ワードを作成する場合の他の好ましい実施例のサブルー
チンを説明するためのフロー図である。
を作成する場合の動作について説明する。まず、ＣＰＵ
２は不揮発生メモリ４のエリア４１に記憶しているデー
タＭＩを議出し、アキュムレータ２１に転送してストア
する。さらに、不揮発生メモリ４のエリア４２に記憶し
ているデータＭ２を議出しアキュムレータ２１に加算す
る。続いて、不揮発生メモリ４のエリア４３に記憶して
いるデータＭ３を論出しアキュムレータ２１に加算する
。同様にして、不揮発生メモリ４のエリア４４〜４ｎの
データＭ４〜Ｍｎを順次アキュムレータ２１に加算する
。すべてのデータＭＩ〜Ｍｎをアキユムレータ２１で加
算して得られたチェックワードＣＷａをエリア４Ａに記
憶させる。なお、電源復帰時のチェックワードＣＷｂも
前述の説明と同様にして作成される。第４図はチェック
ワードを作成する場合の他の好ましい実施例のサブルー
チンを説明するためのフロー図である。
前述の第３図で説明したチェックワードの作成は、不揮
発生メモリ４に記憶したデータＭＩ〜Ｍｎをすべてアキ
ュムレータ２１で加算したが、この実施例では、データ
ＭＩ〜Ｍｎのすべての排他的論理和（ＥＸＯＲ）を求め
るようにしたものである。以下に、第１図および第４図
を参照して、この実施例について説明する。不揮発生メ
モリ４のエリア４１からデータＭＩを議出しアキュムレ
ータ２１に転送する。さらに、エリア４２からデータＭ
２を議出し、アキュムレータ２１の内容とＥＸＯＲを求
め、その結果をアキュムレータ２１にストアする。次に
、エリア４３からデータＭ３を読出し、そのデータＭ３
とアキュムレータ２１の内容との排他的論理和を求め、
アキュムレータ２１にストアする。同様にして、エリア
４４〜４ｎのデータＭ４〜Ｍｎを論出し、それぞれの排
他的論理和を求めてエリア４Ａに記憶させる。なお、チ
ェックワードの作成方法は上述の説明に限らず種々の方
法が考えられることはもちろんである。
発生メモリ４に記憶したデータＭＩ〜Ｍｎをすべてアキ
ュムレータ２１で加算したが、この実施例では、データ
ＭＩ〜Ｍｎのすべての排他的論理和（ＥＸＯＲ）を求め
るようにしたものである。以下に、第１図および第４図
を参照して、この実施例について説明する。不揮発生メ
モリ４のエリア４１からデータＭＩを議出しアキュムレ
ータ２１に転送する。さらに、エリア４２からデータＭ
２を議出し、アキュムレータ２１の内容とＥＸＯＲを求
め、その結果をアキュムレータ２１にストアする。次に
、エリア４３からデータＭ３を読出し、そのデータＭ３
とアキュムレータ２１の内容との排他的論理和を求め、
アキュムレータ２１にストアする。同様にして、エリア
４４〜４ｎのデータＭ４〜Ｍｎを論出し、それぞれの排
他的論理和を求めてエリア４Ａに記憶させる。なお、チ
ェックワードの作成方法は上述の説明に限らず種々の方
法が考えられることはもちろんである。
以上のように、この発明によれば停電直前に木揮発生メ
モ川こ記憶しているデータからチェックワードを作成し
、電源復帰時に同様にしてチェックワードを作成し、停
電前のチェックワードと電源復帰後のチェックワードと
を比較して一致しているかどうかを判別させ、一致して
いないときはエラー報知させているため、不揮発生メモ
川こ記憶されているデータが破壊されているか否かを簡
単に知ることができる。
モ川こ記憶しているデータからチェックワードを作成し
、電源復帰時に同様にしてチェックワードを作成し、停
電前のチェックワードと電源復帰後のチェックワードと
を比較して一致しているかどうかを判別させ、一致して
いないときはエラー報知させているため、不揮発生メモ
川こ記憶されているデータが破壊されているか否かを簡
単に知ることができる。
したがって、電源復帰後の動作において、誤動作などの
トラブルを起こしたりすることがない。
トラブルを起こしたりすることがない。
第１図はこの発明の一実施例のブロック図である。
第２図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第３図はチェックワードを作成する場合
の好ましい実施例のサブルーチンを示すフロー図である
。第４図はチェックワードを作成する場合の他の好まし
い実施例のサブルーチンを示すフロー図である。図にお
いて、１は電源状態検出回路、２はＣＰＵ、２１はアキ
ュムレータ、２２は比較回路、３はランダムアクセスメ
モリ、４は不揮発生メモリを示す。 繁１図豹２図 第３図 ※ム図
ロー図である。第３図はチェックワードを作成する場合
の好ましい実施例のサブルーチンを示すフロー図である
。第４図はチェックワードを作成する場合の他の好まし
い実施例のサブルーチンを示すフロー図である。図にお
いて、１は電源状態検出回路、２はＣＰＵ、２１はアキ
ュムレータ、２２は比較回路、３はランダムアクセスメ
モリ、４は不揮発生メモリを示す。 繁１図豹２図 第３図 ※ム図
Claims (1)
- 【特許請求の範囲】 １ 停電中、不揮発生メモリによってデータを記憶保持
する必要のある電子機器において、 電源状態検出手段
と、 前記不揮発生メモリに記憶しているデータからチエツ
クワードを作成するチエツクワード作成手段と、 チエ
ツクワードを比較する比較手段とを備え、 前記電源状
態検出手段の停電検出出力に応答して前記チエツクワー
ド作成手段によってチエツクワードを作成し、 前記チ
エツクワードを前記不揮発生メモリの特定エリアに記憶
し、 前記電源状態検出手段の電源復帰検出出力に応答
して前記チエツクワード作成手段によってチエツクワー
ドを作成し、 前記不揮発生メモリの特定エリアに記憶
しているチエツクワードを読出し、 前記比較手段によ
って前記チエツクワード作成手段によって作成されたチ
エツクワードと前記不揮発生メモリから読出したチエツ
クワードとを比較し、それによって、 前記不揮発生メ
モリに記憶保持している前記データが破壊されていない
かを検査するようにしたことを特徴とする停電中のメモ
リ内容破壊検査方式。 ２ 前記チエツクワード作成手段は、各データに基いて
その累積値を演算してチエツクワードを作成することを
特徴とする特許請求の範囲第１項記載の停電中のメモリ
内容破壊検査方式。 ３ 前記チエツクワード作成手段は、各データに基いて
特定の論理処理をしてチエツクワードを作成することを
特徴とする特許請求の範囲第１項記載の停電中のメモリ
内容破壊検査方式。 ４ 前記論理処理は排他的論理和演算であることを特徴
とする特許請求の範囲第３項記載の停電中のメモリ内容
破壊検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53014750A JPS609301B2 (ja) | 1978-02-09 | 1978-02-09 | 停電中のメモリ内容破壊検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53014750A JPS609301B2 (ja) | 1978-02-09 | 1978-02-09 | 停電中のメモリ内容破壊検査方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54107226A JPS54107226A (en) | 1979-08-22 |
| JPS609301B2 true JPS609301B2 (ja) | 1985-03-09 |
Family
ID=11869779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53014750A Expired JPS609301B2 (ja) | 1978-02-09 | 1978-02-09 | 停電中のメモリ内容破壊検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609301B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136606U (ja) * | 1985-02-13 | 1986-08-25 | ||
| JPS61208902A (ja) * | 1985-03-13 | 1986-09-17 | Murata Mfg Co Ltd | Ｍｉｃ型誘電体フイルタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58152293A (ja) * | 1982-03-06 | 1983-09-09 | 株式会社河合楽器製作所 | 電子楽器のメモリ内容検査方式 |
| JPS58185336A (ja) * | 1982-04-26 | 1983-10-29 | Nissan Motor Co Ltd | 車両用音声認識装置 |
| JPS59191192A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Ltd | メモリ制御装置 |
| JPS6156693A (ja) * | 1984-08-24 | 1986-03-22 | 株式会社東芝 | 洗濯機のキ−入力装置 |
| JPS6159531A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | マイクロプログラムロ−ド装置 |
| JPS6358656A (ja) * | 1986-08-29 | 1988-03-14 | Pioneer Electronic Corp | デイスク再生装置における最終画面再生方法 |
| JPH02120954A (ja) * | 1988-10-28 | 1990-05-08 | Noritz Corp | コンピユータシステムのｒａｍデータチエツク方法 |
-
1978
- 1978-02-09 JP JP53014750A patent/JPS609301B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136606U (ja) * | 1985-02-13 | 1986-08-25 | ||
| JPS61208902A (ja) * | 1985-03-13 | 1986-09-17 | Murata Mfg Co Ltd | Ｍｉｃ型誘電体フイルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54107226A (en) | 1979-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05151036A (ja) | データベース運用制御方式 | |
| CN110727597B (zh) | 一种基于日志排查无效代码补全用例的方法 | |
| JPS609301B2 (ja) | 停電中のメモリ内容破壊検査方式 | |
| US5553238A (en) | Powerfail durable NVRAM testing | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| JP4180115B2 (ja) | 処理システムおよびプログラム作成方法および処理ユニット | |
| EP0070184B1 (en) | A method of testing memory | |
| US20160371501A1 (en) | Tracing processing activity | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JPS62106552A (ja) | ル−プ検出装置 | |
| JP2002132743A (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPS60181947A (ja) | メモリ診断方式 | |
| JP2506199B2 (ja) | 電子機器 | |
| JPS61846A (ja) | メモリ内容の正常性試験方法 | |
| JPH0325646A (ja) | パリティエラー判別方式 | |
| JPH0375844A (ja) | 障害自動解析方式 | |
| JPH086864A (ja) | メモリ制御用アドレスバス診断方式 | |
| JPS63239545A (ja) | メモリエラ−検出回路 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPS62143152A (ja) | Ｒａｍデ−タのバツクアツプ装置 | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPH04163651A (ja) | 二重化データの保全方式 | |
| JPS63195757A (ja) | メモリ領域確認方法 | |
| JPS5860362A (ja) | 割込信号発生方式 |