JPS6085625A - デジタル−アナログ変換回路配置 - Google Patents
デジタル−アナログ変換回路配置Info
- Publication number
- JPS6085625A JPS6085625A JP59190714A JP19071484A JPS6085625A JP S6085625 A JPS6085625 A JP S6085625A JP 59190714 A JP59190714 A JP 59190714A JP 19071484 A JP19071484 A JP 19071484A JP S6085625 A JPS6085625 A JP S6085625A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit arrangement
- voltage divider
- conversion circuit
- analog conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少なくとも１つの基準源により給電される端
部間に配設され、デジタル人力信号のもとて入力端子に
接続自在にしてアナログ出力信月を取り出す複数の口出
しタップを有する分圧器を具えるデジタル−アナログ変
換回路配置に関するものである。
部間に配設され、デジタル人力信号のもとて入力端子に
接続自在にしてアナログ出力信月を取り出す複数の口出
しタップを有する分圧器を具えるデジタル−アナログ変
換回路配置に関するものである。
斯るデジタル−アナログ変換器は西ドイツ国公開特許第
３１２６０８４号明細書に、特に詳しくは第３図及びこ
れに関連して記載されており、そこには複数の抵抗を直
列配置して構成される分圧器により複数のアナログ値を
１共給することが開示されている。この分圧器の各区分
は夫々関連するスイッチングトランジスタの入力端子に
接続されている。
３１２６０８４号明細書に、特に詳しくは第３図及びこ
れに関連して記載されており、そこには複数の抵抗を直
列配置して構成される分圧器により複数のアナログ値を
１共給することが開示されている。この分圧器の各区分
は夫々関連するスイッチングトランジスタの入力端子に
接続されている。
スイッチングトランジスタの出力端子は全てアナログ出
力端子に接続されている。さらに、このデンタル−アナ
ログ変換器はスイッチング１−ランジスクと同数の多数
のＮ０ＩＩケーＩ−を具え、このＮ０ＩＩケートの入力
端子に数個の並列ヒツトから成るデジタル人力信号が供
給される。デジタル入力信号の各デジタル値に対してＮ
ＯＩ’１ケートＩＹのうぢの１つのＮＯＲケ−１−によ
って出力値［１，ｊを発生ずる。
力端子に接続されている。さらに、このデンタル−アナ
ログ変換器はスイッチング１−ランジスクと同数の多数
のＮ０ＩＩケーＩ−を具え、このＮ０ＩＩケートの入力
端子に数個の並列ヒツトから成るデジタル人力信号が供
給される。デジタル入力信号の各デジタル値に対してＮ
ＯＩ’１ケートＩＹのうぢの１つのＮＯＲケ−１−によ
って出力値［１，ｊを発生ずる。
ＮＯＲゲートの出力端子はスイッチングトランジスタの
各々の制御端子に接続する。供給されたデジタル入力信
号によりスイッチングトランジスタの１個のみか導通状
態となり、対応するアナログ値が出力端子に発生する。
各々の制御端子に接続する。供給されたデジタル入力信
号によりスイッチングトランジスタの１個のみか導通状
態となり、対応するアナログ値が出力端子に発生する。
」二連したデジタル−アナログ変換器（Ｄ−Ａ変換器）
は他の１〕−へ変換器と比べて、変換性１」、の直線性
が高く且つ発生ずるアナログ信号が干渉、特にいわゆる
グリッチの影響を受ｉＪないため優れている。
は他の１〕−へ変換器と比べて、変換性１」、の直線性
が高く且つ発生ずるアナログ信号が干渉、特にいわゆる
グリッチの影響を受ｉＪないため優れている。
斯る従来の回路配置では、分圧器から取り出したアナロ
グ出力信号をスイッチングトランジスタを経て出力端子
に供給する。これらスイ・ノチングトランジスタは、そ
の入力および出力電極の個所に、特に接地電位に対し寄
生容量を有し、またその人力および出力電極間に有限の
接触抵抗をも有する。従って特に全ての回路配置を半導
体ウェハ上に集積し、その結果、スイッチングトランジ
スタを小寸法化する場合には、接触抵抗の値が高くなっ
てアナログ出力信号を極めて高い抵抗状態で伝送し、ア
ナログ出力信号の分解能の限界以下に寄生電圧降下を保
持し得るようになる。さらに、出力電極の寄生容量は、
接触抵抗と相俟って低域通過フィルタ配置を形成し、こ
のフィルタ配置のため１〕−へ変換器配置が伝送し得る
仁−じ周波数の範囲を著しく制限するようになる。
グ出力信号をスイッチングトランジスタを経て出力端子
に供給する。これらスイ・ノチングトランジスタは、そ
の入力および出力電極の個所に、特に接地電位に対し寄
生容量を有し、またその人力および出力電極間に有限の
接触抵抗をも有する。従って特に全ての回路配置を半導
体ウェハ上に集積し、その結果、スイッチングトランジ
スタを小寸法化する場合には、接触抵抗の値が高くなっ
てアナログ出力信号を極めて高い抵抗状態で伝送し、ア
ナログ出力信号の分解能の限界以下に寄生電圧降下を保
持し得るようになる。さらに、出力電極の寄生容量は、
接触抵抗と相俟って低域通過フィルタ配置を形成し、こ
のフィルタ配置のため１〕−へ変換器配置が伝送し得る
仁−じ周波数の範囲を著しく制限するようになる。
本発明の目的は、出力側に、低い抵抗値でアナログ出力
信号を取出すと共に高い限界周波数を有する上述の型の
デジタル人力信号をアナログ出力信号に変換する回路配
置を提供せんとするにある。
信号を取出すと共に高い限界周波数を有する上述の型の
デジタル人力信号をアナログ出力信号に変換する回路配
置を提供せんとするにある。
上述の目的を達成するため、本発明Ｄ−Ａ変換回路配置
において、デジタル人力信号（Ｂｏ３・・・、８７）の
任の値によって分圧器（旧、・・・、 Ｗ２５７）の少
なくとも２個のタップ（６帆・・・、 Ａ２５７）を共
に出力端子に接続 。
において、デジタル人力信号（Ｂｏ３・・・、８７）の
任の値によって分圧器（旧、・・・、 Ｗ２５７）の少
なくとも２個のタップ（６帆・・・、 Ａ２５７）を共
に出力端子に接続 。
するようにしたことを特徴とする。
従って、本発明Ｄ−Ａ変換回路配置において、数個の接
続点はデジタル人力信号の各信号値に対し分圧器の出力
端子及び１」出しタップ間で共通に作用する。逆に、分
圧器の各日出しタップはデジタル人力信号の複数個の値
で出力端子に接続される。
続点はデジタル人力信号の各信号値に対し分圧器の出力
端子及び１」出しタップ間で共通に作用する。逆に、分
圧器の各日出しタップはデジタル人力信号の複数個の値
で出力端子に接続される。
これは、分圧器の口出しタップと出力端子、例えは複数
個のスイッチングトランジスタとの間の複数個の接続点
が、その固有の接触抵抗に基本的に常時平行に配置され
ることに関連する。その結果、分圧器とアナ「１グ出力
信号の出力☆：［ｊ ｌ’との間の全接触抵抗が減少す
る。
個のスイッチングトランジスタとの間の複数個の接続点
が、その固有の接触抵抗に基本的に常時平行に配置され
ることに関連する。その結果、分圧器とアナ「１グ出力
信号の出力☆：［ｊ ｌ’との間の全接触抵抗が減少す
る。
この接触抵抗は、例えばＭＯＳスイノチングトランノス
タを使用する場合には、斯るトランジスタの１３号通路
の長さが増加するに−っれ減少する。しかし、必要とす
るトランジスタの幾何学的ｑ′法が増加するに件い、半
導体ウェハ上に回路配置を所望の如く集積化するのを妨
げるだけでなく、トランジスタの入力及び出力電極の寄
生容量も増加する。これがため、従来の場合のようにこ
れら寄生容量はアナログ出力信号の周波数の有効な範囲
をさらに制限するようになる。
タを使用する場合には、斯るトランジスタの１３号通路
の長さが増加するに−っれ減少する。しかし、必要とす
るトランジスタの幾何学的ｑ′法が増加するに件い、半
導体ウェハ上に回路配置を所望の如く集積化するのを妨
げるだけでなく、トランジスタの入力及び出力電極の寄
生容量も増加する。これがため、従来の場合のようにこ
れら寄生容量はアナログ出力信号の周波数の有効な範囲
をさらに制限するようになる。
これと対照的に、本発明の回路配置を使用すれば、寄生
容量を何隻増加させることなく分圧器と出力端子との間
の総合接触抵抗を減少させることができる。従って、ア
ナログ出力信号を低い抵抗状態で供給すると共にアナロ
グ出力信号の有効な周波数範囲を増加させることかでき
る。
容量を何隻増加させることなく分圧器と出力端子との間
の総合接触抵抗を減少させることができる。従って、ア
ナログ出力信号を低い抵抗状態で供給すると共にアナロ
グ出力信号の有効な周波数範囲を増加させることかでき
る。
本発明の他の実施例においては、分圧器の少なくとも２
個の隨接する口出しタップに出力端子を接続する。まず
分圧器の任意の２個の口出しタップを出力端子に共通接
続すると、関連する口出しタップ間に配置された分圧器
部分は口出しクソブと出力端子との間の接続部により分
路される。従って分圧器から得ることができるアナログ
出力信号値の数は、＃！１．ｓだけ減少する。ただし、
ｓ−１は分圧器の分路部分における口出しタップの数で
ある。アナログ出力信号の数をデジタル入力信号値の数
に等しくしたままとする必要がある場合には、これに応
して分圧器の日出Ｃタップの数を数Ｓだけ増加する必要
がある。従ってＬ１出しタップと出力端子との間の切換
え自在な接続点の数、即ち例えばスイッチングトランジ
スタの数をこれに応じて増加する必要がある。これがた
め、分圧器の大部分を分路するごとにより回路の価格及
び設計努力を増加させるようになる。さらに、接続点（
例えばスイッチングトランジスタ）の接触抵抗の許容公
差によってアナログ出力体列のステップ値に誤りを生せ
しめるようになる。従って、分圧器の隣接口出しタップ
を常時出力端子に接続するようにするが有利である。
個の隨接する口出しタップに出力端子を接続する。まず
分圧器の任意の２個の口出しタップを出力端子に共通接
続すると、関連する口出しタップ間に配置された分圧器
部分は口出しクソブと出力端子との間の接続部により分
路される。従って分圧器から得ることができるアナログ
出力信号値の数は、＃！１．ｓだけ減少する。ただし、
ｓ−１は分圧器の分路部分における口出しタップの数で
ある。アナログ出力信号の数をデジタル入力信号値の数
に等しくしたままとする必要がある場合には、これに応
して分圧器の日出Ｃタップの数を数Ｓだけ増加する必要
がある。従ってＬ１出しタップと出力端子との間の切換
え自在な接続点の数、即ち例えばスイッチングトランジ
スタの数をこれに応じて増加する必要がある。これがた
め、分圧器の大部分を分路するごとにより回路の価格及
び設計努力を増加させるようになる。さらに、接続点（
例えばスイッチングトランジスタ）の接触抵抗の許容公
差によってアナログ出力体列のステップ値に誤りを生せ
しめるようになる。従って、分圧器の隣接口出しタップ
を常時出力端子に接続するようにするが有利である。
本発明の実施例において、口出しタップを電子スイッチ
を経て出力端子に接続し得るようにする。
を経て出力端子に接続し得るようにする。
これら電子スイッチはＭＯＳ Ｉ−ランジスクの形態と
するのが好適である。斯る電子スイッチは極めて低い駆
動電力を必要とし、且つ簡単に製造し得るようにして、
本発明の回路配置を半ｍ体ウェハに集積するのが極めて
好適となるようにする。
するのが好適である。斯る電子スイッチは極めて低い駆
動電力を必要とし、且つ簡単に製造し得るようにして、
本発明の回路配置を半ｍ体ウェハに集積するのが極めて
好適となるようにする。
本発明の他の例において、分圧器を多数の構成素子によ
り形成し、この構成素子の数は、可能なデジタル入力信
号値の数の総旧及び出力端子に共通接続された分圧器の
タップの最大距離により決まる。この手段により、調整
可能なアナログ出力信号値の数は可能なデジタル入力信
号値の数に常に等しくなる。
り形成し、この構成素子の数は、可能なデジタル入力信
号値の数の総旧及び出力端子に共通接続された分圧器の
タップの最大距離により決まる。この手段により、調整
可能なアナログ出力信号値の数は可能なデジタル入力信
号値の数に常に等しくなる。
さらに他の例において、分圧器はオーム抵抗素子を具え
る。これらオーム抵抗素子は簡単且つ精密に製造し得、
且つ基準電圧電流源として直流電流或いは電圧源を使用
することができる。これがため、抵抗群より成る分圧器
構造の寄生インピーダンスは簡単に無効とすることがで
きる。
る。これらオーム抵抗素子は簡単且つ精密に製造し得、
且つ基準電圧電流源として直流電流或いは電圧源を使用
することができる。これがため、抵抗群より成る分圧器
構造の寄生インピーダンスは簡単に無効とすることがで
きる。
他の例において、本発明Ｄ−Ａ変換回路配置は論理選択
回路を具え、この回路によって分圧器の口出しタップと
出力端子との間の接続点を切換える制御信号をデジタル
人力信号から発４トシ得るようにする。選択スィッチ４
Ｊ半導体ウェハ上で出力端子に口出しタップを接続する
スイッチと、分圧器と共に組合わせるのが好適である。
回路を具え、この回路によって分圧器の口出しタップと
出力端子との間の接続点を切換える制御信号をデジタル
人力信号から発４トシ得るようにする。選択スィッチ４
Ｊ半導体ウェハ上で出力端子に口出しタップを接続する
スイッチと、分圧器と共に組合わせるのが好適である。
図面につき、本発明をさらに詳細に説明する。
図は本発明デジタル−アナログ変換回路配置の例を８ビ
ットＤ−Ａ変換器の形態で示す。デジタル入力体列は、
８木の並列ビット線路１３０〜１）７を経てこの１）−
へ変換器に供給する。又、相補デジタル人力信号は他の
８木の並列ビット線路酊へ・１３７を経て同しく Ｄ−
へ変換器に供給する。デジタル入力（、Ｆｉ Ｍ及び相
補デジタル信号用の入力端子は図に別々に示している。
ットＤ−Ａ変換器の形態で示す。デジタル入力体列は、
８木の並列ビット線路１３０〜１）７を経てこの１）−
へ変換器に供給する。又、相補デジタル人力信号は他の
８木の並列ビット線路酊へ・１３７を経て同しく Ｄ−
へ変換器に供給する。デジタル入力（、Ｆｉ Ｍ及び相
補デジタル信号用の入力端子は図に別々に示している。
しかし、相補信号は既知のように人力雉；子から簡単な
反転器を用いて再生することかできる。この反転器は図
面を明瞭とするために図示していないが、図示の回路配
置にｉ’＋ｉｊ嗅に設りることかできる。
反転器を用いて再生することかできる。この反転器は図
面を明瞭とするために図示していないが、図示の回路配
置にｉ’＋ｉｊ嗅に設りることかできる。
線路ＢＯ〜Ｂ７及びＷσ〜訂を２５６個のＮ叶ケー）Ｆ
ｉＯ〜Ｇ２５５の入力端子に接続してデジタル人力信−
号の各可能な値に対してこれらＮ ＯＲす°−１−の・
うりの一つがその出力端子に常時出力値［１１を発生し
得るようにする。これらＮ０１１ゲートの出力端子を、
本例では２５６個のＯＲゲー１−Ｆｌ〜Ｆ２５６の入力
端子に接続する。このＯＲゲー１−ＰＩ〜Ｆ２５６の入
力端子を本例では２５６個の電界効果トランジスタｌｌ
ｌ−８２５６の各々の入力端子に夫々接続する。さらに
、第１番目と最後のＮＯＲゲートＧＯ及びＧ２５５の出
力端子を電界効果トランジスタ１１０及び＋１２５７の
入力端子に夫々直接接続する。電界効果トランジスタ１
１０〜１１２５７の出力端子をスイッチングトランジス
タ問〜Ｍ２５７の各々の制御端子に夫り接続する。スイ
ッチングトランジスタＭＯ〜Ｍ２５７の人ノＪ端子を抵
抗列（す１〜Ｗ２５７から成る分圧器の各々の［１出し
タップ同〜Ａ２５７４こ夫々接続する。この分圧器にお
いて、［」出しタップ同〜Ａ２５７は抵抗１９１〜凶２
５７の間の各接続点と、抵抗引及びＷ２５７並びに出力
端子３及び４の夫々の接続点とに各々１つずつ配置する
。
ｉＯ〜Ｇ２５５の入力端子に接続してデジタル人力信−
号の各可能な値に対してこれらＮ ＯＲす°−１−の・
うりの一つがその出力端子に常時出力値［１１を発生し
得るようにする。これらＮ０１１ゲートの出力端子を、
本例では２５６個のＯＲゲー１−Ｆｌ〜Ｆ２５６の入力
端子に接続する。このＯＲゲー１−ＰＩ〜Ｆ２５６の入
力端子を本例では２５６個の電界効果トランジスタｌｌ
ｌ−８２５６の各々の入力端子に夫々接続する。さらに
、第１番目と最後のＮＯＲゲートＧＯ及びＧ２５５の出
力端子を電界効果トランジスタ１１０及び＋１２５７の
入力端子に夫々直接接続する。電界効果トランジスタ１
１０〜１１２５７の出力端子をスイッチングトランジス
タ問〜Ｍ２５７の各々の制御端子に夫り接続する。スイ
ッチングトランジスタＭＯ〜Ｍ２５７の人ノＪ端子を抵
抗列（す１〜Ｗ２５７から成る分圧器の各々の［１出し
タップ同〜Ａ２５７４こ夫々接続する。この分圧器にお
いて、［」出しタップ同〜Ａ２５７は抵抗１９１〜凶２
５７の間の各接続点と、抵抗引及びＷ２５７並びに出力
端子３及び４の夫々の接続点とに各々１つずつ配置する
。
電界効果トランジスタ１１０〜１１２５７の制御端子を
共通に相互接続すると共にクロックパルス入力端子２に
接続する。ＮＯ＋１ゲートＧＯ〜Ｇ２５５と電界効果１
−ランジメタ１１０〜Ｈ２５フ従ってスイッチングトラ
ンジスタＭＯ〜Ｍ２５７との間は、ＯＰゲートＦ１〜Ｆ
２５６を経て接続すると共に夫々直接接続して、１個の
ＮＯＩ？ゲートの各出力値「、１」によって３個の隣接
するスイッチングトランジスタを導通状態に切換え、従
って分圧器の３個の隣接する口出しタップを出力端子１
に接続し得るようにする。その結果、このスイッチング
状態をトリガするデジタル入力信号に対応するアナログ
値が、出力端子１に現われるようになる。スイッチング
トランジスタ肋〜Ｍ２５７の接触抵抗が互いに等しい場
合には了り用コグ出力信号の電圧値は出力端子ｌに接続
された３個の口出しタップの中心タップの電圧値に相当
する。
共通に相互接続すると共にクロックパルス入力端子２に
接続する。ＮＯ＋１ゲートＧＯ〜Ｇ２５５と電界効果１
−ランジメタ１１０〜Ｈ２５フ従ってスイッチングトラ
ンジスタＭＯ〜Ｍ２５７との間は、ＯＰゲートＦ１〜Ｆ
２５６を経て接続すると共に夫々直接接続して、１個の
ＮＯＩ？ゲートの各出力値「、１」によって３個の隣接
するスイッチングトランジスタを導通状態に切換え、従
って分圧器の３個の隣接する口出しタップを出力端子１
に接続し得るようにする。その結果、このスイッチング
状態をトリガするデジタル入力信号に対応するアナログ
値が、出力端子１に現われるようになる。スイッチング
トランジスタ肋〜Ｍ２５７の接触抵抗が互いに等しい場
合には了り用コグ出力信号の電圧値は出力端子ｌに接続
された３個の口出しタップの中心タップの電圧値に相当
する。
全てのスイッチングトランジスター〇〜Ｍ２５７ ヲＩ
ｒ１ｌ止するクロック信号を、例えばデジタル人力信号
のある値から他の値へのスイッチング中に、クロックパ
ルス入力端子２を経て供給し得るようにする。このよう
にしてアナログ出力信号の干渉を抑圧することかできる
。
ｒ１ｌ止するクロック信号を、例えばデジタル人力信号
のある値から他の値へのスイッチング中に、クロックパ
ルス入力端子２を経て供給し得るようにする。このよう
にしてアナログ出力信号の干渉を抑圧することかできる
。
分圧器の出力端子３，４を関連ず４．２個の直流電圧源
の端子に接８４Ｅずろ。アナログ出力信号の所望の駆動
範囲に応じ、出力端子３，４を差電圧部又は負電圧部に
接続し、或いはまた抵抗Ｗ１〜讐２５７で関連する電圧
降下を生ぜしめる電流源に接続し得るようにする。
の端子に接８４Ｅずろ。アナログ出力信号の所望の駆動
範囲に応じ、出力端子３，４を差電圧部又は負電圧部に
接続し、或いはまた抵抗Ｗ１〜讐２５７で関連する電圧
降下を生ぜしめる電流源に接続し得るようにする。
図において、最も重要な斯るスイッチングトランジスタ
の寄生素子は、例えばスイッチングトランジスタＭＯを
例にとって示す。容量ＣＡは接地電位に対する入力電極
の寄生容量である。この容１１ｃＡが分圧器の口出しタ
ップ八〇に直接接続されているため直流電圧が両端に印
加されて、容量Ｃへがアナログ出力信号の変動にさほど
影響されない。
の寄生素子は、例えばスイッチングトランジスタＭＯを
例にとって示す。容量ＣＡは接地電位に対する入力電極
の寄生容量である。この容１１ｃＡが分圧器の口出しタ
ップ八〇に直接接続されているため直流電圧が両端に印
加されて、容量Ｃへがアナログ出力信号の変動にさほど
影響されない。
さらに、スイッチング１−ランジスクＭＯはその入力電
極及び出力電極間に導通状態におけるトランジスタの信
号通路の抵抗によって生ずる接触抵抗貼を有する。その
うえ、出力電極は接地電位に対して寄生容１ｉｃＭを有
ずろ。これら寄生素子ＣＡ、 Ｃ？１及び１州は他のス
イッチングトランジスタ旧〜Ｍ２５７の全てにも存在す
るが、図面を明瞭史するために図示しない。アナログ出
力信号は全てスイッチングトランジスタの容ＩｃＭに印
加される。導通状態にあるスイッチングトランジスタの
接触抵抗と相俟って容ｉｃＭは低域通過フィルタを形成
し、そのフィルタの限界周波数のためこの回路配置は高
周波数域で使用できなくなる。複数のスイッチングトラ
ンジスタを共通に導通状態に切換えて、寄生。
極及び出力電極間に導通状態におけるトランジスタの信
号通路の抵抗によって生ずる接触抵抗貼を有する。その
うえ、出力電極は接地電位に対して寄生容１ｉｃＭを有
ずろ。これら寄生素子ＣＡ、 Ｃ？１及び１州は他のス
イッチングトランジスタ旧〜Ｍ２５７の全てにも存在す
るが、図面を明瞭史するために図示しない。アナログ出
力信号は全てスイッチングトランジスタの容ＩｃＭに印
加される。導通状態にあるスイッチングトランジスタの
接触抵抗と相俟って容ｉｃＭは低域通過フィルタを形成
し、そのフィルタの限界周波数のためこの回路配置は高
周波数域で使用できなくなる。複数のスイッチングトラ
ンジスタを共通に導通状態に切換えて、寄生。
素子により形成される低域通過フィルタの限界周波数を
高くするとアナログ出力信号はもはや影響を受けなくな
る。従って、上述の回路配置は、また例えばデジタルビ
デオ信号のような高いデータシーケンス周波数を有する
デジタル信号を変換するのに好適である。
高くするとアナログ出力信号はもはや影響を受けなくな
る。従って、上述の回路配置は、また例えばデジタルビ
デオ信号のような高いデータシーケンス周波数を有する
デジタル信号を変換するのに好適である。
図は本発明Ｄ−Ａ変換回路配置の構成を示す接続回路図
である。 ＢＯ−Ｂ７． ｎ’ｏ”ｆ３７・・１ｊＡＨＧＯ〜Ｇ２
５５・・・ＮＯＲゲーゲ ート−Ｆ２５６・・・ＯＲゲート
である。 ＢＯ−Ｂ７． ｎ’ｏ”ｆ３７・・１ｊＡＨＧＯ〜Ｇ２
５５・・・ＮＯＲゲーゲ ート−Ｆ２５６・・・ＯＲゲート
Claims (1)
- 【特許請求の範囲】 １、少なくとも１つの基準源により給電される端部間に
配設され、デジタル入力信号の制御のもとて入力端子に
接続自在にしてアナログ出力信号を取り出す複数の口出
しタップを有する分圧器を具えるデジタル−アナログ変
換回路配置において、デジタル入力信号（ＢＯ，・・・
。 Ｂ７）の任意の値によって分圧器（旧、・・・、 Ｗ２
５７）の少なくとも２個のタップ（ＡＤ、・・・、 Ａ
２５７）を共に出力端子に接続するようにしたことを特
徴とするデジタル−アナログ変換回路配置。 ２、 出力端子（１）を前記分圧器（ｗｌ、・・・、Ｗ
’２５７）の少なくとも２個の隣接する口出しタップ（
へ帆・・・。 Ａ２５７）に接続するようにしたことを特徴とする特許
請求の範囲第１項記載のデジタル−アナログ変換回路配
置。 ３、 前記口出しタップ（ＡＯ，・・・、Ａ２５７）を
電子スイッチ（ＭＯｌ・・・、 Ａ２５７）を経て出力
端子（１）に接続し得るようにしたことを特徴とする特
許請求の範囲第１項又は第２項に記載のデジタル−アナ
ログ変換回路配置。 ４、 電子スイッチ（ＭＯ、・・・、 Ａ２５７）をＡ
Ｏ５）ランジスタとしたことを特徴とする特許請求の範
囲第３項記載のデジクルーアナログ変換回路配置。 ５、前記分圧器は多数の素子により形成し、その素子数
は、可能なデジタル人力信号の数の和及び出力端子（１
）に共通接続される分圧器の口出しタップの最大距離に
よって決まるようにしたことを特徴とする特許請求の範
囲第１項乃至第４項の何れかに記載のデジタル−アナロ
グ変換回路配置。 ６、 分圧器（１ダ１．・・・、誓２５７）はオーム抵
抗素子（Ｗｌ。 計、・・・）を具えるようにしたことを特徴とする特許
請求の範囲第１項乃至第５項の何れかに記載のデジタル
−アナログ変換回路配置。 ７、デジタル入ツノ信号から分圧器（旧、・・・、Ｗ２
５７）の口出しタップ（ＡＯｌ・・・、 Ａ２５７）と
出力端子（１）の接続をスイッチングする制御信号を発
生ずる論理選択回路を更に具えるようにしたことを特徴
とする特許請求の範囲第１項乃至第６項の何れかに記載
のデジタル−アナログ変換回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3333067.0 | 1983-09-14 | ||
| DE19833333067 DE3333067A1 (de) | 1983-09-14 | 1983-09-14 | Schaltungsanordnung zum umwandeln eines digitalen eingangssignals in ein analoges ausgangssignal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6085625A true JPS6085625A (ja) | 1985-05-15 |
| JPS6352498B2 JPS6352498B2 (ja) | 1988-10-19 |
Family
ID=6208983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190714A Granted JPS6085625A (ja) | 1983-09-14 | 1984-09-13 | デジタル−アナログ変換回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4641131A (ja) |
| EP (1) | EP0142182B1 (ja) |
| JP (1) | JPS6085625A (ja) |
| DE (2) | DE3333067A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138107A1 (de) * | 1981-09-24 | 1983-04-07 | Dr. Eduard Fresenius, Chemisch-pharmazeutische Industrie KG, 6380 Bad Homburg | Verfahren zur entfernung von stoffen aus waessrigen loesungen sowie vorrichtung zur durchfuehrung des verfahrens |
| JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
| US5200751A (en) * | 1989-06-26 | 1993-04-06 | Dallas Semiconductor Corp. | Digital to analog converter using a programmable logic array |
| US5604501A (en) * | 1994-10-21 | 1997-02-18 | Lucent Technologies Inc. | Digital-to-analog converter with reduced number of resistors |
| US5619203A (en) * | 1994-10-21 | 1997-04-08 | Lucent Technologies Inc. | Current source driven converter |
| US6445325B1 (en) * | 2001-08-30 | 2002-09-03 | Texas Instruments Incorporated | Piecewise linear digital to analog conversion |
| JP6521219B2 (ja) * | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | Ｄ／ａ変換回路、発振器、電子機器及び移動体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54151368A (en) * | 1978-02-21 | 1979-11-28 | Nat Semiconductor Corp | Double digitalltooanalog converter |
| JPS57202124A (en) * | 1981-06-08 | 1982-12-10 | Toshiba Corp | Digital-to-analog converting circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2775754A (en) * | 1951-08-10 | 1956-12-25 | Cons Electrodynamics Corp | Analogue-digital converter |
| US4281319A (en) * | 1980-06-30 | 1981-07-28 | Ricoh Company, Ltd. | Digital-to-analog converter |
| JPS57133721A (en) * | 1981-02-13 | 1982-08-18 | Sony Corp | Da converting circuit |
| US4338591A (en) * | 1981-06-09 | 1982-07-06 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
| DE3126084C2 (de) * | 1981-07-02 | 1990-07-12 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Herstellen analoger Fernsehsignale mit Amplitudeneinstellung |
| JPS59193621A (ja) * | 1983-04-18 | 1984-11-02 | Toshiba Corp | デジタル−アナログ変換回路 |
-
1983
- 1983-09-14 DE DE19833333067 patent/DE3333067A1/de not_active Withdrawn
-
1984
- 1984-09-11 DE DE8484201304T patent/DE3484499D1/de not_active Expired - Lifetime
- 1984-09-11 EP EP84201304A patent/EP0142182B1/de not_active Expired - Lifetime
- 1984-09-13 JP JP59190714A patent/JPS6085625A/ja active Granted
-
1986
- 1986-06-20 US US06/878,409 patent/US4641131A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54151368A (en) * | 1978-02-21 | 1979-11-28 | Nat Semiconductor Corp | Double digitalltooanalog converter |
| JPS57202124A (en) * | 1981-06-08 | 1982-12-10 | Toshiba Corp | Digital-to-analog converting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0142182B1 (de) | 1991-04-24 |
| DE3484499D1 (de) | 1991-05-29 |
| EP0142182A2 (de) | 1985-05-22 |
| JPS6352498B2 (ja) | 1988-10-19 |
| EP0142182A3 (en) | 1988-02-10 |
| US4641131A (en) | 1987-02-03 |
| DE3333067A1 (de) | 1985-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385286A (en) | Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals | |
| US4751497A (en) | Digital to analog converter with high output compliance | |
| JP3091173B2 (ja) | デジタル／アナログ変換器 | |
| US6268817B1 (en) | Digital-to-analog converter | |
| EP0319097B1 (en) | Complementary voltage interpolation circuit with transmission delay compensation | |
| JPH0566774B2 (ja) | ||
| JPS60132422A (ja) | デイジタルアナログ変換器 | |
| EP0123222B1 (en) | Digital-to-analog converter | |
| JPS5892129A (ja) | 集積可能なデイジタル−アナログ変換器 | |
| JPS6085625A (ja) | デジタル−アナログ変換回路配置 | |
| JPS6013617B2 (ja) | Ｄａ変換器 | |
| US5638011A (en) | Digital to analog converter (DAC) current source arrangement | |
| US5136293A (en) | Differential current source type d/a converter | |
| US10483994B2 (en) | Kickback compensation for a capacitively driven comparator | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| JPS6251008B2 (ja) | ||
| JPS6382124A (ja) | アナログスイツチ回路 | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| JPS59144219A (ja) | 集積化デイジタル−アナログ変換器 | |
| US6768440B1 (en) | Digital-to-analog converters with reduced parasitics and associated methods | |
| JP4342613B2 (ja) | スイッチトキャパシタ回路 | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JP2919148B2 (ja) | Ａ／ｄ変換器 | |
| JP2662955B2 (ja) | デジタル・アナログ変換回路 |