JPS6081850A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6081850A
JPS6081850A JP58190216A JP19021683A JPS6081850A JP S6081850 A JPS6081850 A JP S6081850A JP 58190216 A JP58190216 A JP 58190216A JP 19021683 A JP19021683 A JP 19021683A JP S6081850 A JPS6081850 A JP S6081850A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
substrate
wirings
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190216A
Other languages
English (en)
Inventor
Takayuki Koseki
小関　隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP58190216A priority Critical patent/JPS6081850A/ja
Publication of JPS6081850A publication Critical patent/JPS6081850A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法に関し、特に半導体素子
とリードと全接続する金属細線の抵抗全経済的に減少さ
せることのできる組立方法に関するものである。
〔背景技術〕
一般にこの種半導体装置は例えば特公昭５’７−９６９
８号公報に開示されているように、放熱板に半導体素子
全固定すると共に、半導体素子の電極と一端が放熱板の
周辺に位置するように配設されたＩＪ−ドと全金属細線
にて接続し、かつ半導体素子７含む主要部分全樹脂材に
てモールド被覆して構成されている。
ところで、この半導体装置において、半導体素子の放熱
板への固定は半導体素子全コレットにて真空吸着した上
で、半導体素子全放熱板に半田部材を介して押しつける
ことによって行われる関係で、リードの一端はコレット
及び半導体素子７避けて配設されている。このために、
半導体素子の電極とリードとの間隔は広くなり、それぞ
れに接続される金属細巌のスパンも必然的に長くなるも
のである。
通常、金属細線には３０〜４０φμｍ程度の金線が用い
られており、その抵抗は３０ｍΩ程度と低いものである
。従って、例えばトランジスタにおいて、コレクタ・エ
ミッタ間の飽和電圧Ｖ。Ｅ（ＳＡＴ）が数ボルト以」二
と高い場合には金線のスパンが少少長くなっても金線抵
抗による電圧降下はコレクタ電流が２Ａの時で６０ｍＶ
程度であり１特に使用上の問題は生じないものである。
しかし乍ら、ｖＯＫ（ＳＡＴ）が例えばＶＴＲのモー多
駆動に用いられるもののように０．５　Ｖ以下と低）い
、えあつ工、や、ユヮア。１□７，６ｏ。７程度でも全
体に占める割合が大きくなり、使用上程々の不都合が生
ずる。
このようが問題は金属細線の線径全天くすれば簡単に解
決できるのであるが、それが金線の場合には線径全天く
することによってコストが上昇するのみならず、金線の
ポンディングパッド（電極）の面積音大きくしなければ
ならないことから、半導体素子が大形化してしまい、こ
れがさらにコストを高くするという問題が生ずる。
〔発明の開示〕
それ故に、本発明の目的は簡単な構成によって経済性全
損なうことなく、金属細線での電圧降下全無視しつる程
度に減少できる半導体装置の製造方法全提供することに
ある。
そして、本発明の特徴はリードの端部が基板部の周辺に
位置するように構成されたリードフレームの基板部に半
導体素子全固定する工程と、リードの端部全半導体素子
に極力接近させる工程と、このリードの端部と半導体素
子の電極とを金属細線にて接続する工程と全含むことに
ある。
この発明によれば・半導体素子の基板部への固定後に、
リードを半導体素子に極力接近させた上で、半導体素子
の電極とリードとに金属細線が接続される関係で、金属
細線の接続スパン全有効に短縮でき、金属細線での電圧
降下も低減できる。
特に、リードの半導体素子−＼の接近操作は半導体素子
の基板部への固定後に行われるので、半導体素子の基板
部への固定は従来と同様に何の支障もなく良好に行うこ
とができる。
〔発明全実施するだめの最良の形態〕
次に本発明の一実施例について第１図〜第３図全参照し
て説明する。
第１図において、１はリードフレームであって、例えば
基板部（放熱板）２と複数のリード片３１〜３３全有す
るリード３とから構成されており、それぞれはタイバー
４にて一体化されている。そして、リード片３＋　、　
３ｓの一端３＋ａ　、３ａａはＬ形に形成されており、
基板部２ＶＣ対して離隔するように配設されている。ま
ず、このリードフレーム１全高温に加熱し、基板部２に
半田部材全供給し溶融状態にする。そして、この半田部
材全利用して半導体素子５全固定する。次に、第２図に
示すように、リード片３＋　、　３ｇの一端部３Ｉき、
３ｓａｔ？図示点線より実線の状態に折曲し、半導体素
子５に極力接近させる。尚、図示例ではリード片３＋　
、　３３の一部が半導体素子５上に位置している。この
状態において、半導体素子５の１［とり一ド片３＋　、
　３ｇの一端３．ａ。
３、ａと全金属細線６にで接続する。次に、第３図に示
すように、半導体素子５全含む主要部分全樹脂材７にて
モールド被覆することにより、半導体装置が得られる。
この実施例によれば、半導体素子５の基板部２へのマウ
ント前にはリード片３１　、３ｓの一端３１ａ。
　５− ３ｓａが基板部２より充分に離隔されているので、半導
体素子５７基板部２に何の障害もなく、容易に固定する
ことができる。
又、半導体素子５の電極とリード片３．　、３．の一端
３．ａ　、　３ａａとの金属細線６による接続は一端３
．ａ。
３ｓａが半導体素子５に充分に接近した状態で行われる
ので、それのスパンを有効に短縮できる。このために、
低Ｖ。Ｅ（ＳＡＴ　）品での金属細線６による電圧降下
全無視しうる程度に低くでき、使用上のトラブル全解消
できる。
第４図〜第５図は本発明の他の実施例全示すものであっ
て、半導体素子５の基板部２への固定後に、補助リード
片′８全リード片３＋　、　３ｍの一端に、補助リード
片８の一部が半導体素子５上に位置するように溶接又は
かしめにより固定し、然る後、半導体素子５の電極と補
助リード片８と全金属細線６にて接続して構成されてい
る。
尚、本発明において、基板部、リードの形状。
本数は適宜に変更できる。
＝　６−
【図面の簡単な説明】
第１図〜第３図は不発明方法の説明図であって、第１図
は半導体素子の基板部へのマウント状態７示す平面図、
第２図は金属細線の接続状態を示す平面図、第３図は完
成状態を示す横断面図、第４図は本発明の他の実施例全
示す横断面図、第５図は第４図の要部側断面図である。 図中、２は基板部、３はリード、３Ｉａｇ　３ｓａ　＋
　８はリードの端部、５は半導体素子、６は金属細線で
ある。 　７− 第１図

Claims (1)

    【特許請求の範囲】
  1. リードの端部が基板部の周辺に位置するように構成され
    たリードフレームの基板部に半導体素子全固定する工程
    と、リードの端部全半導体素子に極力接近させる工程と
    、このリードの端部と半導体素子の電極と全金属細線に
    て接続する工程と全含むこと全特徴とする半導体装置の
    製造方法。
JP58190216A 1983-10-11 1983-10-11 半導体装置の製造方法 Pending JPS6081850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58190216A JPS6081850A (ja) 1983-10-11 1983-10-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190216A JPS6081850A (ja) 1983-10-11 1983-10-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6081850A true JPS6081850A (ja) 1985-05-09

Family

ID=16254397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190216A Pending JPS6081850A (ja) 1983-10-11 1983-10-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6081850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201348U (ja) * 1987-06-17 1988-12-26
JP2007145385A (ja) * 2005-11-30 2007-06-14 Hiroyasu Osada 外箱と内袋とからなる折畳み可能な容器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737487U (ja) * 1980-08-12 1982-02-27
JPS5751266A (en) * 1980-07-25 1982-03-26 Pairen Chem Saabishiizu Ltd Method and composition for forming phosphate coating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751266A (en) * 1980-07-25 1982-03-26 Pairen Chem Saabishiizu Ltd Method and composition for forming phosphate coating
JPS5737487U (ja) * 1980-08-12 1982-02-27

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201348U (ja) * 1987-06-17 1988-12-26
JPH0438526Y2 (ja) * 1987-06-17 1992-09-09
JP2007145385A (ja) * 2005-11-30 2007-06-14 Hiroyasu Osada 外箱と内袋とからなる折畳み可能な容器

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JPH05283462A (ja) ヒートシンクとプラスチック本体を有する半導体デバイスの構造
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH0245969A (ja) 半導体装置の製造方法
JPH03177060A (ja) 半導体装置用リードフレーム
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JP3460533B2 (ja) Ｂｇａ型半導体装置
JPS6081850A (ja) 半導体装置の製造方法
JPH04352436A (ja) 半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP2981309B2 (ja) 半導体装置
JPH07211850A (ja) 半導体装置
JP2663860B2 (ja) 樹脂封止型半導体装置
JPH0685148A (ja) 樹脂封止型半導体装置
JP2003133505A (ja) 半導体装置
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPS59198744A (ja) 樹脂封止型半導体装置
JPH0817998A (ja) リードフレーム
JPH0774199A (ja) 半導体装置
JPH08330476A (ja) 樹脂封止型半導体装置
JPH06295973A (ja) リードフレームおよびリードフレーム完成体
JPH03211868A (ja) 樹脂封止型半導体装置用リードフレーム
JPH0817994A (ja) リードフレーム