JPS607777A - 不揮発性モスメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は浮遊ケートと制御ケートとを有する不揮発性
モス（ＭＯＳ）メモリ装置に係り、特にそのメモリ・ト
ランジスタの改良に関するものである。

〔従来技術〕

第１図Ａ　−Ｄは従来の不揮発性モスメモリ装置の構成
を説明するために、その製造工程の主要段階での状態を
示す正面断面図、第２図は第１図りに示した完成装りを
絶縁膜類を省略して示す要部平面図で、第１図は第２図
のＩ−Ｉ線での断面に相当する。

まず、第１図Ａに示すように、シリコン基板Ｈの一生面
上に各素子を互いＧこ分］（（ｔする［１的で、分離領
域に１μ程度の比較的厚いフィールド酸化シリコン膜（
２）を形成した後に、シリコン基板［＋）を熱ｌｉｄ化
することによって５００八利度σ？比較的薄い第１ケー
ト酸化シリコン膜（３）ヲ生成する。次に７Ａｓ、　１
図Ｂに示すように、浮遊ケートとなる第１多結晶シリコ
ン膜（４）を気相成長法で生ノｔｚする。次に第１図中
には示されないが、化２図に示す浮遊ゲート＋４１の長
さく一点鎖紛１−１に垂直方向の浮遊ゲートのナトさ）
を決めるよう再興製版技術を用いて第１多結晶シリコン
膜（４）を腐食除去する。次にこの第１多結晶シリコン
膜（４）を熱醗化することにより約１０００Ａ＆度の比
較的薄い第２ゲート酸化シリコン膜（５）を生成する。

次に制御ゲートとなる第２多結晶シリコン膜（６）を気
相成長法で生成する。次に第１図Ｃに示すようにこの不
揮発性モストランジスタのソース、ドレイン間隔を決め
るように写真製版技術を用いて順次第２多結晶シリコン
膜（６１，ｉ２２クート酸化シリコンｐｆｉ！（ｆｉｊ
、第１多結晶シリコン膜（４）及び第１ゲート酸化シリ
コン膜（３）を腐食除去することによりソース、ドレイ
ンとなる不純物拡散領域を生成するための開孔（７）　
＋　（８＋を形成し、シリコン基板ｆ１＋を露出させ、
この開孔（７）、　［８ｉからシリコン基板（１）とは
反対の導電形の不純物を拡散させてそれぞれソース（９
）、ドレイン（ｌＯ）を形成する。

次に、第１図りに示すように、層間絶縁膜となる１μ程
度の比較的厚い酸化シリコン膜（ｌ＋１を気札成長法で
生成した後、電極形成用のコンタクト孔を開孔し、アル
ミニウムからなるソース−枝配線（１２）およびドレイ
ン′ＦＭ、ｔ！Ｉ＋！配線＋１３１を形成し、艮にぞの
上にパッシベーション膜（１４）全形成すル。

次に動作について説明する。浮遊ケート（４）と制御ゲ
ート６］とを有する不揮発（（Ｌモスメ七り装置は、制
御ケート（６）とドレイン（１（ｉｌとの間に比較的高
い′混圧を印加することＱこより、浮遊ゲート（４）下
のチャネル領域でアバランシェを起こし工序ルギーの高
いホットエレクトロンを発生させる。この発生したホッ
トエレクトロンの一部が商いエネルギーを持つ°Ｃいる
ので第１ゲー＋−ｔＸ＝化シリコン膜（３］のエイルキ
ーギャップを飛ひ越えて＃遊ケーＨ４ｉに曹えられる。

浮遊ゲート（４）にホットエレクトロンが蓄えられた場
合の制御ゲート（６）から見た不揮発性モストランジス
タのしきい値電圧は、浮遊ゲート（４）にネットエレク
トロンを蓄えなし）相合のしきい値電圧から変化する。

この二種類のしきい値電圧を有することによりテークを
記憶するのか浮遊クー　ト＋４１と制御ゲート（６１と
を有する不揮発性モスメモリ装置である。

浮遊ケート（４）と制御ケート（６）とを有する不揮発
性モストランジスタは、第１ゲート酸化シリコン膜（３
）領域の容量Ｃ３と第２ゲート酸化シリコン膜（５）領
域の容ｉ０２とでシリコン基板（１１と制御ゲート（６
）との間の電位差を６　ｆａ１分割することにより浮遊
クーｌ−［４１の電位をほぼ決める。従って、浮遊ゲー
ト（４）とて口ｌ」御ゲー１−　＋６１との間の容量Ｃ
２を太きぐずれば、浮遊ゲート（４）の電位はより制御
ゲート（６）の電位に近づくことになる。今、浮遊クー
Ｉ−［４）と制御ゲート６）とを有する不揮発性モスト
ランジスタに貢き込み（ネットエレクトロンを浮遊クー
＋１４）に蓄える）を行うために、比較的高い電圧を制
御ゲ−）　＋６１とドレイン（１０）との間に印刀口し
た場合、浮遊クーＨ＋ｉと制御ケート（６ｊとの間の容
量Ｃ２を太きぐずｎは、浮遊ゲート（４）の電位は高く
なる（より制御クー）（ｃ；ｉｃ７．）電位に近くなる
）ことにより、浮遊ケート（４）中に蓄えるホットエレ
クトロンが多くなるなとの利点を生ずる。

浮遊ゲート（４）とｆｉｒ！Ｉ　Ｍｌゲート（Ｇ）との
間の容量Ｃ２を太きくするためには、従来第２ゲート酸
化シリコン膜（５）を薄くする、またはフィールド酸化
シリコン膜（２）上の浮遊ケート（４）の面積を大きく
するなどの改良がなされて来た。しかし、第２ゲート酸
化シリコン膜（５）を薄くすることは製造工程上の欠陥
などの影響を受け易ずくなり第２ゲート酸化シリコン膜
（５）にリークを発生しホットエレクトロンが浮遊ゲー
ト（４）から制御ゲート（６）へ逃げ易すくなる。また
、フィールド酸化シリコン膜（２）上の浮遊ゲート（４
）の面積を太きくすることは高密度集積化のための微細
化に問題が生じるなどの欠点があった０ 〔発明の概要〕 この発明は以上のような点に鑑みてなされたもので、第
２ゲート酸化シリコン膜に相当する浮遊ゲートと制御ゲ
ートとの間の絶縁膜の実効銹電率ヲ犬キくすることによ
って上記両ゲート間の容量を大きくして、浮遊ゲートに
蓄えられるホットエレクトロンを多くし動作の安定な不
揮発性モスメモリ装置を提供するものである。

〔発明の実施例〕

第３図Ａ　−Ｃはこの発明の一実施例の措成を説明する
ために、その製造工程の主を段階における状態を示す正
面断面図、第４図Ａ　−０は同じく側面断面図である。

まず、従来技術と同様にシリコン基板（１）の−主面上
にフィールド酸化シリコン膜（２）および第１ゲート酸
化シリコン膜（３）を形成した後、浮遊ゲートとなる第
１多結晶シリコン膜（４）を気相成長法により生成する
。次に第３図Ａに示すように、第１多結晶シリコン膜（
４）を熱酸化し約５００Ａの第２ゲート酸化シリコン膜
（５）を生成する。

次に、窒化シリコン膜（＋６）をシラン（ＳＩＨ４）と
アンモニア（ＮＨ３）とを反応させることにより気相成
長法で第２ゲート酸化シリコン膜（５）上に約５００　
Ａ生成する。次に第４図Ａに示すように、ソース・ドレ
イン間隔を決める方向に垂直な方向の浮遊ゲート（４）
の長さを決めるように写真製版技術を用いて窒化シリコ
ン膜（＋５）　、第２ゲート酸化シリコン膜（５）およ
び第１多結晶シリコン膜（４）を順次自己整合的に腐食
除去する。

次に第４図Ｂに示すように、熱酸化することにより、自
己整合的に挑食除去された第１多結晶シリコン膜（４）
のエツジ部に酸化シリコン膜（１６）を約１５ｏｏＡの
厚さに生成する。この際窒化シリコン膜（１５）上にも
同時に１００　Ａ程度以下の極めて薄い酸化シリコン膜
（＋７）が生成される。次に第３図Ｂに示すように制御
ゲートとなる第２多結晶シリコン膜（６）を生成した後
、写真製版技術を用いて不揮発性モストランジスタのソ
ース・ドレイン間隔を決めるように第２多結晶シリコン
膜（６）、極めて薄い酸化シリコン膜（１７）、ｉ化シ
リコン膜０５）、第２ゲート酸化シリコン膜（５）、第
１多結晶シリコン膜（４）、および第１ゲート酸化シリ
コン膜（３）を順次自己整合的に腐食除去しソース・ド
レイン領域を拡散形成するための開孔を形成し、この開
孔からシリコン基板＋１１とは反対の導電形の不純物を
拡散させてソース（９）およびドレイン（１０）を形成
する９次に、第３図Ｃおよび第４図Ｃに示すように、従
来技術と同様に層間絶縁膜（＋＋）を形成し、電極形成
用のコンタクト孔を開孔し、アルミニウムからなるソー
ス電極配線（１２）およびドレイン電極配！（＋３＋を
形成し、更にその上にパッシベーション膜（１４）を形
成する。

以上のよう浮遊ゲート（４）上に第２ゲート酸化シリコ
ン膜（５）を５００Ａ、第２ゲート酸化シリコン膜（５
）上に窒化シリコン膜（１５）を５０ＯＡ　、窒化シリ
コン膜（１５）上に極めて簿い酸化シリコン膜（国を１
００人の厚さに形成した場合の浮遊ケート（４）と制御
ゲート（６）との間の容量Ｃ２ａは、窒化シリコン膜（
１５）の誇電率を、酸化シリコン膜の詞電率の２倍とし
、浮遊ゲート（４）の面積と同一と仮定して、従来技術
による第２ゲート酸化シリコン膜（５）を１０００　Ａ
形成した場合に比べ約５０％大きくなる。従って、浮遊
ゲート（４）の電位は、従来技術に比べより制御ゲート
（６）の電位に近づくことにより浮遊ゲート（４）に蓄
えられるホットエレクトロンの景が多くなる０ホツトエ
レクトロンの量が多くなれば、制御ゲート（６）から見
たメモリートランジスタのしきい値電圧のホットエレク
トロンの有無による差が大きくなり特性の良い不揮発性
モスメモリ装置が得られる叩、５図に従来技術４こよる
浮遊ゲート（４）と制御ゲート（６）を有する不揮発性
モストランジスタの書き込み特性（イ）と、この発明に
よる書き込み特性（ロ）とを示す。横軸は書き込み電圧
を制御ゲート（６）とドレイン（１０）との間に印加し
た時間τ１、縦軸は制御ゲ−トｆ６）から見たしきい値
電圧ｖＴ、Ｉである。前述したようにある時間以上書き
込み電圧を印加すればこの発明の方が制御ゲート（６）
から見たしきい値電圧■ＴＨが高くなる。

また、通常、窒化シリコン膜（１５）の絶縁破壊電圧は
、熱酸化シリコン膜の絶縁破壊電圧より低い。

しＸ））シなから、従来技術による浮遊ゲート（４）と
制御ゲート（６）との）ｆＪ４の絶縁破壊電圧は、フィ
ールド酸化シリコン膜（２）上に位置し、最終的に制御
ゲート（６）でカバーされる浮遊ケート（４）のエツジ
部でエツジのギザギザによる電界集中が起こりエツジ部
エツジ部の酸化シリコン膜（１６）を従来技術より十分
厚く形成しているので、浮遊ゲート（４）のエツジ部で
の絶縁破壊電圧は従来技術より向上した。実際本発明に
よる浮遊ゲート（４）と制御ゲート（６）との間の絶縁
破壊電圧は従来技術とほぼ同じ約６０Ｖ程度を示した。

また前記実施例では、第４図に示すように浮遊ゲート（
４）のソース・ドレイン間隔を決める方向に垂直な方向
のエツジをフィールド酸化シリコン膜＋２１上に位［、
ｆｆｉする場合を示したが、第＊回に示すように、浮遊
ゲート（４）のソース・ドレイン間隔を決める方向に垂
直な方向のエツジの少なくとも一方か、フィールド酸化
シリコン膜（２）上に位置しなくてもほぼ同様の効果を
有する。但しこの際熱酸化シリコン膜（１６）は第３図
、第４図に示した実施例より比較的膜厚を厚くする必要
がある。

〔発明の効果〕

以上のようにこの発明によれば、浮遊ゲートと制御ゲー
トとの間の一部に窒化シリコン膜を形成することにより
浮遊ケートと制御ゲートとの間の番報を大きくすること
により、書き込み後のしきい値電圧を高くできるので、
特性の良い不揮発性モスメモリ装置が得られる効果があ
る０

【図面の簡単な説明】

第１図は従来の不揮発性モスメモリ装置の製造工程の主
要段階での状態を示す正面断面図、第２図はこの従来装
置の平面図、第３図はこの発明の一実施例の構成を説明
するために、その製造工程の主要段階での状態を示す正
面断面図、第４図は同じく側面断面図、第５図は従来例
とこの発明の一実施例とについて書き込み特性を示す曲
線図、第６図はこの発明の他の実施例の構成を示す側面
断面図である。 図において、（１）はシリコン基鈑、（３）は第１ゲー
ト絶縁（酸化シリコン）Ｍｋ、＋４＋は浮遊ゲート、（
５）は第２酸化シリコン膜、（６）は制御ゲート、（１
５ｉは窒化シリコン膜、０７）は第３酸化シリコン膜で
ある。 なお、図中四−符号は同一または相当部分を示す〇 代理人　大、岩　垢　雄 第１図 ７　１ρ 第２図 第４図 第５図 第Ｃ，ｉｊ４

Claims (1)

1. 【特許請求の範囲】 ＋１１　浮遊ゲートと制御ゲートとを有する不揮発性モ
   スメモリ装置 記制御ゲートとの間の絶縁層の実効誘電率を上記浮遊ゲ
   ートの下の第１ケート絶縁膜の誘電率よりも大きくなる
   ようにしたことを特徴とする不揮発性モスメモリ装し。 （２）　第１ケートｌｌ！３縁膜が第１商化シリコン股
   で構成され、浮遊ゲートと制御ゲートとの間の絶縁層が
   上記浮遊ケートの上に順次形成された第２酸化シリコン
   膜、鼠化シリコン膜および橡めて尚い紀３酸化シリコン
   膜からなることを特徴とする特許請求の範囲第１項記載
   の不揮発性モスメモリ装置。