JPS60774A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS60774A JPS60774A JP10865483A JP10865483A JPS60774A JP S60774 A JPS60774 A JP S60774A JP 10865483 A JP10865483 A JP 10865483A JP 10865483 A JP10865483 A JP 10865483A JP S60774 A JPS60774 A JP S60774A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- high concentration
- base layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000013256 coordination polymer Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ｔａ ＰＮＰＮ ４ ＮよＶ成９速いスイッチン
グ時間を有するサイリスタに関するものである。
グ時間を有するサイリスタに関するものである。
従来の高速サイリスタ装置の構造ケプレーナ型ブイリス
タを例にとって説明すると概ね第１図の如くなる。第１
図（ａ） ｉＣ於て例えば厚さ２００μ、抵抗率５〜５
０Ωα程度のＮ型シリコン基板１’（ｉ−水蒸気雰囲気
中で熱酸化して酸化膜１１ｔ＝設けこの酸化膜１１に例
えばホトエツチング法で酸化膜窓１２を開け、この窓１
２から例えばボロン等のＰ型子純物金熱拡散し、絶縁拡
散層２を形成する。
タを例にとって説明すると概ね第１図の如くなる。第１
図（ａ） ｉＣ於て例えば厚さ２００μ、抵抗率５〜５
０Ωα程度のＮ型シリコン基板１’（ｉ−水蒸気雰囲気
中で熱酸化して酸化膜１１ｔ＝設けこの酸化膜１１に例
えばホトエツチング法で酸化膜窓１２を開け、この窓１
２から例えばボロン等のＰ型子純物金熱拡散し、絶縁拡
散層２を形成する。
沢瀉同図（ｂ）の如く新たに酸化膜１１’ｔ：設は表ｌ
ｌｌ１ｒｃ酸化膜窓１３を開は裏面酸化膜１１ｔ″除去
した後、例えばボロン等のＰ型子純物金低濃度で拡散し
深さ４０〜６０μ程度のＰベース層３およびＰエミッタ
！４ｆｔ形成する。次いで同図（Ｃ）の如く再度酸化膜
ｉ ’ｔ／／全設け、酸化膜窓１４を開け、例えばリン
等のＮ型不純物全拡散することにエフ、深さ２０〜４０
μ程度のへエミツタ層１４を形成する。次に裏面酸化膜
１１″に除去しライフタイムキラーとして同図（ｄ）の
如く例えば１Ｏｏｏｉから２μ程度の厚さに金、白金等
の重金属２１ｒ蒸着し熱拡散する。次に同図（ｅ）の如
く酸化膜ｌｌ′′に電極コンタクト窓１５に開けた後Ａ
、ｔ、 Ｃｒ、 Ｎ＋、 Ａｕ、 Ａｇ等よシ収るカソ
ード電極２１． ゲート電極２２．アノード電極２３を
形成し、次いでペレソタイズし、サイリスタ３１全得る
。
ｌｌ１ｒｃ酸化膜窓１３を開は裏面酸化膜１１ｔ″除去
した後、例えばボロン等のＰ型子純物金低濃度で拡散し
深さ４０〜６０μ程度のＰベース層３およびＰエミッタ
！４ｆｔ形成する。次いで同図（Ｃ）の如く再度酸化膜
ｉ ’ｔ／／全設け、酸化膜窓１４を開け、例えばリン
等のＮ型不純物全拡散することにエフ、深さ２０〜４０
μ程度のへエミツタ層１４を形成する。次に裏面酸化膜
１１″に除去しライフタイムキラーとして同図（ｄ）の
如く例えば１Ｏｏｏｉから２μ程度の厚さに金、白金等
の重金属２１ｒ蒸着し熱拡散する。次に同図（ｅ）の如
く酸化膜ｌｌ′′に電極コンタクト窓１５に開けた後Ａ
、ｔ、 Ｃｒ、 Ｎ＋、 Ａｕ、 Ａｇ等よシ収るカソ
ード電極２１． ゲート電極２２．アノード電極２３を
形成し、次いでペレソタイズし、サイリスタ３１全得る
。
早いスイッチング速度を得る為には、サイリスタがオン
からオフ状態厄移行した時Ｐペース層３Ｎペース層中ｌ
こ残存するキャリアケ速やか九吸収又は消滅させなけわ
ばならない。第１図（ｆ）Ｖこ従来構造の高速サイリス
タのへエミツタ層１４近傍の拡大図全示すが、かかる構
造でスイッチング速度を早める為に従来は■Ｐベース層
３の’Ｐ＋ｌＩケ狭める■Ｎベース層の幅を狭める、■
Ｐベース層３の不純物濃度茫高くする、■ヘベース層の
不純物濃度を高くする、０重金属の拡散温度金高くする
、■エミッタショート密度金高くする。等の方法が用い
られて来たが、■〜■の方法は王に配圧と、■は主にオ
ン電圧と、■はオン電比、Ｖ−ジ゛亀流破壊耐量とそれ
ぞわ一特定の特性を引き出すために他の特注を犠牲足し
ていた。このように、他の特翻を損なうことなくスイッ
チング特注全同上させることが困難であった。
からオフ状態厄移行した時Ｐペース層３Ｎペース層中ｌ
こ残存するキャリアケ速やか九吸収又は消滅させなけわ
ばならない。第１図（ｆ）Ｖこ従来構造の高速サイリス
タのへエミツタ層１４近傍の拡大図全示すが、かかる構
造でスイッチング速度を早める為に従来は■Ｐベース層
３の’Ｐ＋ｌＩケ狭める■Ｎベース層の幅を狭める、■
Ｐベース層３の不純物濃度茫高くする、■ヘベース層の
不純物濃度を高くする、０重金属の拡散温度金高くする
、■エミッタショート密度金高くする。等の方法が用い
られて来たが、■〜■の方法は王に配圧と、■は主にオ
ン電圧と、■はオン電比、Ｖ−ジ゛亀流破壊耐量とそれ
ぞわ一特定の特性を引き出すために他の特注を犠牲足し
ていた。このように、他の特翻を損なうことなくスイッ
チング特注全同上させることが困難であった。
本発明の目的は従来技術の持つかかる欠点金除去し、他
の特注を枦ｌう事無く、サイリスタのスイッチング特ａ
ｔ−向上させた高速サイリスタを提供することにある。
の特注を枦ｌう事無く、サイリスタのスイッチング特ａ
ｔ−向上させた高速サイリスタを提供することにある。
本発明（よりは−Ｐエミッタ層、Ｎベース層。
Ｐベース層、Ｎエミツタ層の４層構造を有するサイリス
タにおいて、ＰベースＦ＠金へエミツタ層近傍の高濃度
領域とその外周の低濃度領域との２層構造としたサイリ
スタを得る。
タにおいて、ＰベースＦ＠金へエミツタ層近傍の高濃度
領域とその外周の低濃度領域との２層構造としたサイリ
スタを得る。
以下、図ｒｆ［］ヲ用いて本発明をより詳細に説明する
０ 第２図（ａ） ’に参照すると、まず従来と同一の方法
でＮ型シリコン基板ｌ（絶縁拡散層２を形成しＰベース
層３． Ｐエミツタ層４を形成した後Ｐペース層３ｒｃ
＠まれ、後に形成するＮエミツタ層と全含む範囲の酸化
膜ｉｉｔ除去して、窓１６ｆｆｉ開は例えばボロン等の
Ｐ型不純物を高ｅ度で拡散し低濃度Ｐベース層３を越え
て押込むこと（より深さ４（）〜６０μ程度の高濃度Ｐ
ベース層７及びその周囲を取り囲こむ深さｌＯ〜６０μ
程度の低濃度Ｐペース層３の２重ペース層を得る。この
時、高濃度のＰ型拡散？裏面からも行うことによって、
高濃度Ｐエミツタ層８を形＠する。仄いて同図（ｂ）
ｔ’ｃ示Ｔ如く、従来と同様、Ｎエミツタ層を設けた後
、金等の重金属ケ拡散し、次いでコンタクト窓１７．
カソード電極２２．ゲート電極２３．アノード電極２４
を設けてサイリスタ３２を得る。
０ 第２図（ａ） ’に参照すると、まず従来と同一の方法
でＮ型シリコン基板ｌ（絶縁拡散層２を形成しＰベース
層３． Ｐエミツタ層４を形成した後Ｐペース層３ｒｃ
＠まれ、後に形成するＮエミツタ層と全含む範囲の酸化
膜ｉｉｔ除去して、窓１６ｆｆｉ開は例えばボロン等の
Ｐ型不純物を高ｅ度で拡散し低濃度Ｐベース層３を越え
て押込むこと（より深さ４（）〜６０μ程度の高濃度Ｐ
ベース層７及びその周囲を取り囲こむ深さｌＯ〜６０μ
程度の低濃度Ｐペース層３の２重ペース層を得る。この
時、高濃度のＰ型拡散？裏面からも行うことによって、
高濃度Ｐエミツタ層８を形＠する。仄いて同図（ｂ）
ｔ’ｃ示Ｔ如く、従来と同様、Ｎエミツタ層を設けた後
、金等の重金属ケ拡散し、次いでコンタクト窓１７．
カソード電極２２．ゲート電極２３．アノード電極２４
を設けてサイリスタ３２を得る。
上記実施例による第２図のサイリスタは、第３ＩＮ （
ａＪの如く、絶縁拡散後のウェハーの表囲に酸化膜窓１
６を開け、裏■の酸化膜を除去して、高温［Ｐベース層
７Ｐエミッタ層８を形成した後、同６ （ｂ）の如く〜
高濃度Ｐベース層７を包む形で低温［Ｐベース３？形成
し、次いで高濃度Ｐペース内にＮエミッタ７を形成して
もよい。
ａＪの如く、絶縁拡散後のウェハーの表囲に酸化膜窓１
６を開け、裏■の酸化膜を除去して、高温［Ｐベース層
７Ｐエミッタ層８を形成した後、同６ （ｂ）の如く〜
高濃度Ｐベース層７を包む形で低温［Ｐベース３？形成
し、次いで高濃度Ｐペース内にＮエミッタ７を形成して
もよい。
かかる本発明に基づく構造ケ有する高速サイリスタに於
てば、第４図にそのＮエミツタ層５の近傍の拡大図金示
した如くＰベース層が高＃度のＰベース層７より成って
いる。この為スイッチング速度に従来の低濃度Ｐベース
を有するサイリスタに比べ向上する０素子の耐圧は通常
表面でのブレークダウンＦＬ９決定されるが高濃度層の
外周に低濃度Ｐベースが存在するｓｖＣより表面近傍で
は空乏層は延び易く、順耐圧が落ちる事もない。又同時
ｖｒ、、Ｐエミッタ層８金高濃度にする事によってオン
電圧を下げる事もできる。
てば、第４図にそのＮエミツタ層５の近傍の拡大図金示
した如くＰベース層が高＃度のＰベース層７より成って
いる。この為スイッチング速度に従来の低濃度Ｐベース
を有するサイリスタに比べ向上する０素子の耐圧は通常
表面でのブレークダウンＦＬ９決定されるが高濃度層の
外周に低濃度Ｐベースが存在するｓｖＣより表面近傍で
は空乏層は延び易く、順耐圧が落ちる事もない。又同時
ｖｒ、、Ｐエミッタ層８金高濃度にする事によってオン
電圧を下げる事もできる。
第５図（ａ）を参照して本発明の他の実施例を説明する
と、まず従来と同一の方法でへ型シリコン基層ｌに絶縁
拡散層２全形成し、Ｐベース屑３． Ｐエミツタ層４を
形成した後、Ｐベース層３に含壕ね、後に形成するＮエ
ミツタ層５を含む範囲の酸化膜を除去して窓１６を開け
、例えばボロン等のＰ型不純物を高濃度で３５〜５５μ
程度の深さに拡散し、高濃度Ｐベース層７′を低濃度の
Ｐベース層３の円ｒｃ形成する。次いで同図（１））に
示す如く〜従来と同様へエミツタ層５を設けた後、金等
の重金属を拡散し、次いでコンタクト窓１７． カソー
ド畦極２２．ゲート電極２３．アノード電極２４を設け
て本発明によるサイリスタａ３ｅ得る。
と、まず従来と同一の方法でへ型シリコン基層ｌに絶縁
拡散層２全形成し、Ｐベース屑３． Ｐエミツタ層４を
形成した後、Ｐベース層３に含壕ね、後に形成するＮエ
ミツタ層５を含む範囲の酸化膜を除去して窓１６を開け
、例えばボロン等のＰ型不純物を高濃度で３５〜５５μ
程度の深さに拡散し、高濃度Ｐベース層７′を低濃度の
Ｐベース層３の円ｒｃ形成する。次いで同図（１））に
示す如く〜従来と同様へエミツタ層５を設けた後、金等
の重金属を拡散し、次いでコンタクト窓１７． カソー
ド畦極２２．ゲート電極２３．アノード電極２４を設け
て本発明によるサイリスタａ３ｅ得る。
かかる本発明に基づく構造を有する高速サイリスタに於
ては第５図（ｃＪ［そのベニミッタ近傍の拡大図を示し
た如く、Ｎエミッタ直下のＰベース層が高濃度層７′と
低濃度層３の２層より戚ジ、Ｐベースが実質的足高濃度
にできる。又へベース層とＰベース層の不純物濃度が大
きく異なる事がらオフ電圧を印加した時の空乏層は主ｒ
ｃヘベース側足伸び、Ｐペース側ｆＣホ僅がしか伸びず
、しかも素子耐圧は通常素子表面でのブレークダウン化
より決定される事から累十表市１でブレークダウンが起
こる電圧でのＰベース層への空乏層の拡が９以上に低濃
度Ｐベース層中ａ紫と力は、素子耐圧は高濃度Ｐベース
層を人ねない場合と変わらない。従がって素子耐圧を下
げる事無く、スイッチング特注を改善することが可能と
なる。又、高濃度Ｐペースと同時に高濃度Ｐエミッタノ
曽全形＠：ｊ−＃ｌば、同時（素子のオン屯圧＝＋ｉｈ
の改善も可能となる。
ては第５図（ｃＪ［そのベニミッタ近傍の拡大図を示し
た如く、Ｎエミッタ直下のＰベース層が高濃度層７′と
低濃度層３の２層より戚ジ、Ｐベースが実質的足高濃度
にできる。又へベース層とＰベース層の不純物濃度が大
きく異なる事がらオフ電圧を印加した時の空乏層は主ｒ
ｃヘベース側足伸び、Ｐペース側ｆＣホ僅がしか伸びず
、しかも素子耐圧は通常素子表面でのブレークダウン化
より決定される事から累十表市１でブレークダウンが起
こる電圧でのＰベース層への空乏層の拡が９以上に低濃
度Ｐベース層中ａ紫と力は、素子耐圧は高濃度Ｐベース
層を人ねない場合と変わらない。従がって素子耐圧を下
げる事無く、スイッチング特注を改善することが可能と
なる。又、高濃度Ｐペースと同時に高濃度Ｐエミッタノ
曽全形＠：ｊ−＃ｌば、同時（素子のオン屯圧＝＋ｉｈ
の改善も可能となる。
以上説明した様疋本発明の構造に工り一ば、他の特注を
損なうこと無く、高速サイリスクのスイッチングスピー
ドを早める事ができる。
損なうこと無く、高速サイリスクのスイッチングスピー
ドを早める事ができる。
第１図＜ａ＋〜（ｅ）は従来の高速サイリスタをその製
造工程順に示した断面図である。同図（ｆＪは従来の高
速サイリスタの主要部を示す断面−である。 第２図（ａｌ〜（ｂｌｉ本発明の一実施例による高速サ
イリスタをその製造工程順に示した断面図、第３図（ａ
Ｊ〜（ｂ）（ｌ−Ｉ第２図（ｂ）を得る他の製造工程に
よる断面図、第４図は本発明の一実施例による高速サイ
リスタの主要部を示す断面図である。 第５図（ａ）〜（ｂ）は本発明の他の一実施例による高
速サイリスタをその製造工程１１ｕ（示した断面図。 同図（Ｃ１Ｕその高速サイリスタの主要部を示す断面図
である。 ｌ・・・Ｎ型シリコン基板、２・・・Ｐ型絶縁拡散層、
３・・・低濃度Ｐベース拡散層、４・−Ｐエミッタ拡散
層、５・・・Ｎエミッタ拡散、６−・・エミッタショー
ト孔、７，７′・・・・・・高濃度Ｐペース拡散層、８
・・・高濃度Ｐエミッタ層、１１．１１’、１１“・・
・・・・酸化膜、１２・・−絶縁拡散酸化１１り窓、１
３・・・Ｐベース拡散酸化膜窓、１４・・・Ｎエミッタ
拡散酸化膜窓、１５・・・電極コンタクト酸化膜窓、１
６・−・高濃度Ｐペース拡￥１．酸化膜窓、２１・・・
金蒸着膜、２２・・・カソード電極、２３・・・ゲー１
− ’ｔｉｃ極、２４・・・アノード電椅、３１・・・
従来技術での高速サイリスク、３２・・・本発明による
技術での高速サイリスク。 ５１ 綜 − 第２５ 図
造工程順に示した断面図である。同図（ｆＪは従来の高
速サイリスタの主要部を示す断面−である。 第２図（ａｌ〜（ｂｌｉ本発明の一実施例による高速サ
イリスタをその製造工程順に示した断面図、第３図（ａ
Ｊ〜（ｂ）（ｌ−Ｉ第２図（ｂ）を得る他の製造工程に
よる断面図、第４図は本発明の一実施例による高速サイ
リスタの主要部を示す断面図である。 第５図（ａ）〜（ｂ）は本発明の他の一実施例による高
速サイリスタをその製造工程１１ｕ（示した断面図。 同図（Ｃ１Ｕその高速サイリスタの主要部を示す断面図
である。 ｌ・・・Ｎ型シリコン基板、２・・・Ｐ型絶縁拡散層、
３・・・低濃度Ｐベース拡散層、４・−Ｐエミッタ拡散
層、５・・・Ｎエミッタ拡散、６−・・エミッタショー
ト孔、７，７′・・・・・・高濃度Ｐペース拡散層、８
・・・高濃度Ｐエミッタ層、１１．１１’、１１“・・
・・・・酸化膜、１２・・−絶縁拡散酸化１１り窓、１
３・・・Ｐベース拡散酸化膜窓、１４・・・Ｎエミッタ
拡散酸化膜窓、１５・・・電極コンタクト酸化膜窓、１
６・−・高濃度Ｐペース拡￥１．酸化膜窓、２１・・・
金蒸着膜、２２・・・カソード電極、２３・・・ゲー１
− ’ｔｉｃ極、２４・・・アノード電椅、３１・・・
従来技術での高速サイリスク、３２・・・本発明による
技術での高速サイリスク。 ５１ 綜 − 第２５ 図
Claims (1)
- 【特許請求の範囲】 ｌ）中導体基体ＣＰエミッタ層、Ｎベース層、Ｐベース
層、Ｎエミツタ層の４層構造を形成したサイリスタにお
いて、前記Ｐベース層は前記Ｎエミッタ湘１１ｉｌ啜す
る高濃度層と、該高濃度層外周の少なくとも前記半導体
基体表面温形成した低濃度層とを含んでいることを特徴
とするサイリスタ。 ２）前記Ｐベース層の前記高濃度層は底部に於いて前記
ｈベース層に黴触していることを特徴とする特許請求−
の範囲第１項記載のサイリスタ。 ３）前記Ｐベース層の前記高濃度層に前記手導体基体内
ｆ！Ａ：Ｓにおいて前記Ｐベース層の内部に形成されて
いることを特徴とする特許請求の範囲第１項記載のサイ
リスタ〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10865483A JPS60774A (ja) | 1983-06-17 | 1983-06-17 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10865483A JPS60774A (ja) | 1983-06-17 | 1983-06-17 | サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60774A true JPS60774A (ja) | 1985-01-05 |
Family
ID=14490284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10865483A Pending JPS60774A (ja) | 1983-06-17 | 1983-06-17 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60774A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517312B2 (ja) * | 1976-12-29 | 1980-05-10 | ||
| JPS5595363A (en) * | 1979-01-11 | 1980-07-19 | Nec Corp | Thyristor |
-
1983
- 1983-06-17 JP JP10865483A patent/JPS60774A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517312B2 (ja) * | 1976-12-29 | 1980-05-10 | ||
| JPS5595363A (en) * | 1979-01-11 | 1980-07-19 | Nec Corp | Thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6145396B2 (ja) | ||
| JP3727827B2 (ja) | 半導体装置 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| US4873200A (en) | Method of fabricating a bipolar transistor | |
| US3817794A (en) | Method for making high-gain transistors | |
| US4631568A (en) | Bipolar transistor construction | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPS60774A (ja) | サイリスタ | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JPS6145395B2 (ja) | ||
| JPH0669093B2 (ja) | 半導体素子の製造方法 | |
| JPS6356708B2 (ja) | ||
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPS6346990B2 (ja) | ||
| JPH03120830A (ja) | 半導体装置 | |
| JPH05283674A (ja) | 半導体雷等サージ防護素子及びその製造方法 | |
| JPH0462931A (ja) | 半導体装置 | |
| JPH0258265A (ja) | 半導体記憶装置 | |
| JPH05283715A (ja) | 高安定ツェナーダイオード | |
| JPH01196869A (ja) | バイポーラ型半導体装置 | |
| JPS6136935A (ja) | 半導体装置の製造方法 |