JPS6074600A - 回路基板用ハウジング - Google Patents

回路基板用ハウジング

Info

Publication number
JPS6074600A
JPS6074600A JP59144569A JP14456984A JPS6074600A JP S6074600 A JPS6074600 A JP S6074600A JP 59144569 A JP59144569 A JP 59144569A JP 14456984 A JP14456984 A JP 14456984A JP S6074600 A JPS6074600 A JP S6074600A
Authority
JP
Japan
Prior art keywords
circuit board
housing
mounting frame
soldering
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59144569A
Other languages
English (en)
Inventor
カール・ハインツ・クツプフエル
パウル・フリーゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6074600A publication Critical patent/JPS6074600A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0066Constructional details of transient suppressor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は両面にプレーナ導体を具え、これら導体に電気
素子をはんだ付けにより取付けるようにした、少くとも
1個の回路基板用のハウジングに関するものである。斯
るハウジングは特にチューニング装置に使用されている
これらチューニング装置は数世代に亘って徐々に小型に
なってきている。現在、これらチューニング装置は平面
導体を具える硬質紙の基板を一般に具え、その上にチュ
ーニング回路を取付けている。斯る回路基板(例えばド
イツ国実用新案登録第8203769号参照)は金属枠
で囲み、これとカバーを構成する金属板とで回路基板を
封鎖している。
ハウジングの内部では高周波スペース相互を仕切壁によ
りシールドしている。
これら仕切壁は突起で回路基板と掛合させている。
更に、英国特許第2’1O1B11号明細書から、取付
枠(ハウジング壁)を回路基板にねじで固定することが
既知である。このためにはねじ孔を正確な位置に設ける
必要がある。
技術の発展につれてチューニング装置の価格は上昇する
傾向にある。特に公差による種々の問題を克服しなけれ
ばならない。セラミック厚膜回路基板りおいては、その
外寸及び取付孔又はねし孔に対し大きな公差が避けられ
ない。
本発明の目的は、回路基板の寸法公差が臨界的でなく且
つ、個々の電気素子をハウジングの最終組立処理までに
試験しチューニングし得る回路基板用ハウジングを提供
することにある。
本発明は、この目的のために、回路基板の両表面上に取
付枠を配置し、これら取付枠を回路基板に、これら枠の
縁を回路基板の両表面上のはんだ付は表面にはんだ付け
することにより固定するようにしたことを特徴とする。
上記2個の取付枠を回路基板の両表面上にはんだ付けす
れば完全に調整自在のチューニング装置が得られること
が明らかである。個々の全ての回路素子にアクセスし得
るため、何の困難もなく所要のチューニング及び調整処
理を実施することができる。
本発明の他の例では前記2個の取付枠を回路基板の3辺
に沿って配置すると共に回路基板の3辺に沿って互にオ
ーパラ・ツブするように構成する。
本発明の更に他の例では、前記2個の取付枠をそれらの
オーバラップ区域にあるスナップ連結部によりはんだ付
は前に相対的に固定すると共に、これら枠の間に保持す
るように構成する。
このようにすると回路基板の外寸の公差が重要な問題に
ならなくなる。前記2個の取付枠は、これら枠と回路基
板との間に横方向に遊びが常に存在するような寸法を有
している。取付枠と仕切壁はこれらを回路基板のはんだ
付は表面にはんだ付けする前に回路基板に対し移動させ
ることができる。
本発明の他の例では回路基板を厚膜基板とする。
斬る厚膜基板は正確な寸法が要求される場合には簡単に
製造することはできない。取付枠を基板に対しシフトさ
せることができる場合には、取付枠を基板にはんだ付け
により固定する前に基板を取付枠の間に“浮動”式に配
置し得るため、基板が大きな公差を示してもさしつかえ
ないようにすることができる。
本発明の更に他の例では、取付枠から成るハウジングを
包囲するケースの壁にはんだ付は用の孔を設け、これら
孔を介してハウジング内の仕切壁をケース壁にはんだ付
けする。このはんだ付けにより、このケースにも大きな
公差を許容することができる。
本発明の他の例では、接続ピンを支持する回路基板の細
条部を高周波スペースから取付枠の2個の壁の間を通し
て外部へ突出させる。このようにすると、回路基板又は
チューニング装置を回路基板に形成された接続ピンによ
り支持させることができる。完全な位置決めのために追
加の支持脚部を用いることもできるが、これら脚部は必
ず必要であるわけではない。この構成は接続ピンを含む
全ての接続を自動製造工程で得ることができるために製
造が特に簡単である。
以下、本発明を図面を参照して詳細に説明する。
例えば、テレビジョン装置やビデオ装置のような高周波
装置の小型化及び多量生産のためには装置のハウジング
を小型に構成すると共に自動化し得る製造処理を使用し
て製造コストを低減する必要がある。例えば、チューニ
ング装置の寸法は約51 X 34 X 12mmに制
限する必要がある。慣例の構成技術では斬る小型化に伴
い、構成及び調整がますます難しくなってきている。
第1図は厚膜基板1 (回路基板)の寸法公差の変動を
許容し得るハウジング(サブアセンブリ)を示す。その
厚膜基板は例えば約50IIlInの縦寸法りと約33
mmの幅寸法Bを有する。
2個の取付枠3及び5はアースに接続され電磁妨害をシ
ールドするものであうて、このサブアセンブリの一部を
構成し、これら枠は浸漬側7から厚膜基板にはんだ付け
することができる。はんだ付は前は基板1と取付枠3,
5を通常存在する突起がないために“浮動”状態で相対
的に移動させることができるため、公差を容易に補償す
ることができる。第2図及び第10図から明らかなよう
に、取付枠3は取付枠5より僅かに小さい。この結果、
取付枠3は組立中取付枠5内を基板1まで降下し、それ
らの外端は同一平面になる。取付枠5は高さ方向(第1
0図)において取付枠3にオーバラップする。
公差を補償する基板1の浮動配置は、基板1を取付枠5
内にザブアセンブリの3つの側面に沿ってゆるく嵌合さ
せると共に取付枠3及び5間のこの基板をサブアセンブ
リの一つの側面から突出させることにより得ることがで
きる(第2.7及び8図)。取付枠3.5ははんだ付は
前にオーバラップ区域における2つの側面でスナップ連
結部6゜8により相対的に固定する。回路基板の端縁は
枠5内において常に遊びを有するために、基板の寸法が
変化してもかまわない。第10図には、拡大断面図によ
って、互にオーバラップする取付枠3゜5がそれらの間
に厚膜基板1を遊びをもって保持する様子並びに取付枠
5の突部6が取付枠3の孔8に掛合してスナップ連結が
達成される様子を示しである。
厚膜基板1上にはプレーナ導体(図示せず)が設けられ
ており、それらのいくつかは零電位点又はアース電位に
する。これら導体はその一部分を取付枠3の壁11及び
取付枠5の壁13をはんだ付けすることができるはんだ
付は面を形成するように配置して枠3及び5がシールド
及びアース部材として作用し得るようにする。斯るはん
だ付は面が存在しない回路配置のための区域には別個の
はんだ付は表面15(第1図)が存在し、これらはんだ
付は面で取付枠3及び5と基板1を互にはんだ付けする
ことができる。取付枠3には折曲げ突縁18を形成する
ことができ、これら突縁をもって広いはん戸付は面を形
成する。取付枠3及び5の周囲壁は厚膜基板の公差に応
じて基板1の端縁に沿って精密に又は略々精密に延在す
る。しかし、枠3及び5の2個の壁19及び21は例外
である。これら壁19及び21は厚膜基板1の細条部2
3がこれらの間を高周波スペースから外部へと突出し得
るようにするものである。
基板のこの細条部23に接続ピン25を設ける。
厚膜基板1を後に述べるようにして完全に装着する際に
は、取付枠3及び5を基板1の両面7及び9にはんだ付
けする。このはんだ付は処理は他の電気素子のはんだ付
は処理と一緒に行なわれる。
このとき完全に調整自在のサブアセンブリが得られる。
このサブアセンブリは、調整及び誤差制御のためにその
電気素子の全てにアクセスし得るので電気的に調整する
ことができる。
第3図は、第1及び第2に示すサブアセンブリ(ハウジ
ング)を挿入し得るケースのレイアウトを示す。このレ
イアウトは一枚の金属シートから成る。この金属シート
27からケースの底壁29、側壁31及びカバー33が
形成される。低壁29には窓35を設ける。側壁31に
ははんだ付は用の孔37及びアンテナ用の孔39を設け
る。
第4図は、第3図の金属シート27を折曲げてケースに
形成した状態を斜視図で示すものである。
第5図は、第4図のケースを矢■の方向に見た図を示し
たものであり、この図から明らかなようにケースのカバ
ー33は一つの側壁31と連結したま°10 まとする。アンテナ入力用の孔39は側壁31を貫通さ
せる。カバー33から側壁31を経て低壁29になる金
属シート部分は特に高度の電磁妨害シールド作用を有す
る。キンク孔41は直線打抜き縁43を有し、これら縁
がキンクライン45を形成する。キンク孔41の他の縁
は円弧状の縁47で、主として直線打抜き縁43の両端
49の近くで湾曲している。
このケースには均込みを入れて支持脚部51を設ける。
これら支持脚部51はチューニング装置を前縁53に垂
直に取付けた第5図に破線で示す回路基板55上に取付
けることができるようにするものである。この場合連結
ピン25をこの回路基板55にはんだ付けすることがで
きる。更に、チューニング装置を支持脚部51と側壁3
1との間の1457内に挿入 ゛された別の回路基板5
5aに挿入することもできる。
カバー33をケース上に到してかぶせるとき、U字形打
抜き部分59から成る支持突部61を折り出せば、チュ
ーニング装置をこの支持突部61の前縁63及び脚部5
1の全面65において回路基板の上方にこれらから所定
の距離離してはんだ付けすることが1 できる。
チューニング装置を完全に同調させ、使用の準備が終了
したら、金属箔67(第6図)を窓35の上に添付して
窓35を封鎖する。この箔67は型式表示ラベルとする
ことができる。このようにすると、チューニング装置の
密封処理と型式表示ラベルの添付を同時に達成すること
ができる。
第7〜9はチューナの回路を簡単な回路素子を用いてで
きるだけナコンパクトに自動的に完成させ得る種々の回
路技術を示す。第7図には厚膜基板1を浸漬側7から示
しである。取付枠3は厚膜基板上にはんだ付けする。は
んだ付は面17を略図で示しである。基板1の浸漬側7
には焼結法により被着された導体69が設けられている
。これら導体69はチップコンデンサ71のように個別
電気素子を相互接続する。導体69のレイアウトは本発
明の要部でないので詳細に図示していない。
接続ピン25は高周波スペースから壁19及び21の間
を経て突出する厚膜基板1の細条部23に設ける。
図にはこれら接続ピンの4個に対して高周波スペ2 −スからの電磁雑音信号を壁19の両側でチップコンデ
ンサ71により短語することを示してあり、この結果、
接続ピン25には濾波された有用信号のみが到達する。
チップコンデンサ71及び19はフィルタ作用を成す。
これらチップコンデンサは基板1に慣例の固定方法によ
り固定する。各チップコンデンサ71は2個の接点73
.75を有する。その一方の接点表面73をアースした
シールド用壁19の内側面又は外側面にはんだ付けする
フィルタ処理すべき導体77を他方の接点表面75に接
続する。満足なフィルタ作用を得るために導体75はチ
ップコンデンサレタ71の接点表面75の上方をできる
だけ遠く離して延在させると共にこれにはんだ付けによ
り満足に接触させる。これら導体77はプレーナ導体と
して構成する。これら導体は隅壁19と厚膜基板1の表
面との間を高周波スペース内に絶縁して導入するか、或
いは非浸漬側9上のリードスル一部材によりはんだ付は
用孔83内のはんだブリッジ87により非浸漬側の高周
波スペース内に引き込む。これら高周波導体用の濾波コ
3 ンデンサは機能的には通常の管状フィードスルーコンデ
ンサに相当するが、通常のフィードスルーコンデンサよ
りも製造及び取付けを経済的にすることができる。
第8図は高密なバンキング及び簡単なハンダ付は処理を
達成するための電気素子の厚膜基板1への3層(1,U
、 III)配置を示したものである。
プレーナ導体69は第7図に示すように厚膜基板1の浸
漬側7に配置する。これらのプレーナ導体69は浸漬側
7の全面にわたり延在させること勿論である。プレーナ
導体69を厚膜基板の浸漬側に付着した後にこれらのプ
レーナ導体69にチップコンデンサ71をはんだ付けす
る。厚膜基板1の浸漬側7には集積回路を設けることも
できる。第8図に■で示すレベルにおける電気素子はは
んだ浴の温度に耐え得るようにすることが重要である。
厚膜基板1の非浸漬側9に直接位置するレベル■におけ
るプレーナ導体は焼結法によって付与する。これらの導
体は厚膜抵抗73aを部分的に相互接続する。このレベ
ル■における電気素子は絶縁4 層75aによって保護する。
第3レベル■には、コイル77a、ラッカー抵抗、ダイ
ード及び他の集積回路79の如きはんだ浴に浸漬させる
ことのできない個々の電気素子だけを位置させる。これ
らの素子には厚膜基板1のはんだブリッジ孔83を経て
浸漬側まで延在する接続リード線81を設ける。
これらの接続リード線81は浸漬側の導体69にはんだ
付けすることができる。
厚膜基板1を取付枠3及び5にはんだ付けする作業は、
その厚膜基板を裏返す必要なしに、1度の浸漬工程で行
なう。ここのような方法によれば製造コストが非常に節
約される。浸漬はんだ浴には厚膜基板の浸漬側7を浸す
。この場合、浸漬側におけるチップコンデンサ71の接
点面73.75がプレーナ導体69にはんだ付けされる
。この際集積回路の挿入接続リード線もプレーナ導体6
9にはんだ付けされることは勿論である。厚膜基板は、
はんだがはんだブリッジ孔83を経て非浸漬側9に浸透
するまではんだ浴に浸す。この場合、絶縁カバー5 層75aがないはんだ付は面17の部分を取付枠5及び
3にはんだ付けすることができる。従って、すべてのは
んだ付は作業に対して僅か1度の浸漬処理を必要とする
だけで厚膜基板の両側へのすべてのはんだ付は工程を行
なうことができる。
第9図は異なる種類の電気素子77a及び79aを厚膜
基板1に取付ける他の例を示したものである。
この場合には先ず厚膜基板1の浸漬側7にチップコンデ
ンサ71を接着し、ついでこれらのコンデンサを第8図
のようにはんだ付けする。電気素子77a及び79aは
、はんだブリッジ孔83を通り抜けないで厚膜基板1の
非浸漬側に留まるように膨径にしたリード線85を有し
ている。この場合にも浸漬中にはんだブリッジ87が厚
膜基板1を経て上方に垂直にもり上り、これに非浸漬側
9の膨径リード線85がはんだ付けされる。厚膜基板1
は、はんだ付は用の孔83から非浸漬側9に十分な量の
はんだが浸透して、膨径リード線85とのはんだ接続を
成し得るまではんだ浴に浸す必要がある。
厚膜基板1の浸漬中において焼結プレーナ導体6 の電気抵抗に関する追加の利点が得られる。浸漬側では
、これらの焼結プレーナ導体もはんだ付げされるため、
この結果これらのプレーナ導体の電気抵抗値が低くなる
なお、はんだ付けの作業中は取付枠3及び5に対するは
んだ付は面17を絶縁カバーラッカ一層75で覆わない
ようにすると共に、膨径リード線を有する個々の電気素
子77a及び79a用の接点はんだ付は面にはんだ付け
のためにアクセスし得るようにする必要があること勿論
である。
【図面の簡単な説明】
第1図は、本発明によるチューニング装置の調整可能な
ハウジング(サブアセンブリ)の分解斜視図、 第2図は、第1図のチューニング装置のハウジングの組
立状態を示す斜視図、 第3図は、ワンピースケースを形成する金属シートのレ
イアウトを示す図、 第4図は、第1〜第2図に示すハウジングがはんだ付け
により固定されるケースを示す斜視図、7 第5図は、このケースを第4図の矢Vの方向から見た図
、 第6A図は、第3〜5図のケースのキンク孔の拡大図、 第6図は、金属封鎖部材及び型式表示ラベルとして作用
する粘着箔を示す図、 第7図は、フィルタ部材を具える第2図のハウジング(
サブアセンブリ)の平面図、 第8及び第9図は回路基板上に電気素子を3層にコンパ
クトに配置した構造を示す図、第10図は、はんだ付は
前のハウジング(サブアセンブリ)の縁部の拡大断面図
である。 1・・・回路基板 3.5・・・取付枠6.8・・・ス
ナップ連結部 7・・・浸漬側 9・・・非浸漬側 11.13,19.21・・・壁 15、17・・・はんだ付は面 23・・・回路基板の突出細条部 25・・・接続ピン 27・・・ケース形成金属レート 8 29・・・底壁 31・・・側壁 33・・・カバー 35・・・窓 37・・・はんだ付は用の孔 39・・・アンテナ入力用の孔 41・・・キンク孔 67・・・窓封止用金属箔69・
・・プレーナ導体 71・・・チップコンデンサ73、
75・・・接点 77・・・導体73a・・・抵抗 7
5a・・・絶縁層77a・・・コイル 79・・・集積
回路81、85・・・リード 83・・・はんだブリッ
ジ孔9 ト 0 中 9 Hl:l:IH 手続補正書(方式) 昭和59年11月7日 1、事件の表示 昭和59年 特 許 願第1414喀569号2、発明
の名称 回路基板用ハウジング 3、補正をする者 事件との関係 特許出願人 外1名 5、補正命令の日付 昭和59年10月30日・18明
細書第18頁第8行の「第6A図は、」を1第5A図は
、」に訂正する。 代理人弁理士 杉 村 暁 秀 外1名 7、補正の内容 (別紙の通り)

Claims (1)

  1. 【特許請求の範囲】 1、両面にプレーナ導体を具え、これら導体に電気素子
    をはんだ付けにより取付けるようにした少くとも1つの
    回路基板のためのハウジングにおいて、回路基板の両面
    上に取付枠を配置し、これら取付枠を回路基板に、これ
    ら枠の縁を回路基板の両面上のはんだ付は表面にはんだ
    付けすることにより固定するようにしたことを特徴とす
    る回路基板用ハウジング。 2、特許請求の範囲第1項に記載の回路基板用ハウジン
    グにおいて、前記取付枠は回路基板の3つの側面に沿っ
    て延在すると共に回路基板の前記3つの側面に沿って互
    にオーパラ・ノブするよう構成したことを特徴とする回
    路基板用ハウジング。 3、特許請求の範囲第2項記載の回路基板用ハウジング
    において、前記取付枠はそれらの互にオーバラップする
    部分に設けたスナップ連結部により、はんだ付は前に相
    対的に固定し、これら枠の間に回路基板を保持するよう
    構成したことを特徴とする回路基板用ハウジング。 4、特許請求の範囲第1項に記載の回路基板用ハウジン
    グにおいて、回路基板は厚膜基板であることを特徴とす
    る回路基板用ハウジング。 5、特許請求の範囲第1項に記載の回路基板用ハウジン
    グにおいて、前記取付枠を具える当該ハウジングを包囲
    するケースの壁にはんだ付は用の孔を設け、これら孔を
    介してハウジング内の仕切壁を前記ケースの壁にはんだ
    付けするようにしたことを特徴とする回路基板用ハウジ
    ング。 6、特許請求の範囲第1項〜第5項の何れかに記載の回
    路基板用ハウジングにおいて、回路基板の接続ピンを支
    持する細条部を高周波スペースから前記取付枠の2個の
    壁の間を通して外部に突出させたことを特徴ちする回路
    基板用ハウジング。
JP59144569A 1983-07-14 1984-07-13 回路基板用ハウジング Pending JPS6074600A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3325359A DE3325359C1 (de) 1983-07-14 1983-07-14 Abschirmung und Massefuehrung fuer eine Abstimmvorrichtung fuer elektrische Hochfrequenzaufnahme-und Wiedergabegeraete
DE3325359.5 1983-07-14

Publications (1)

Publication Number Publication Date
JPS6074600A true JPS6074600A (ja) 1985-04-26

Family

ID=6203938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59144569A Pending JPS6074600A (ja) 1983-07-14 1984-07-13 回路基板用ハウジング

Country Status (3)

Country Link
EP (1) EP0135211B1 (ja)
JP (1) JPS6074600A (ja)
DE (2) DE3325359C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313793U (ja) * 1989-06-26 1991-02-12

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3580070D1 (de) * 1984-07-16 1990-11-15 Nippon Denso Co Hf-filter fuer elektronische instrumente.
GB2214000B (en) * 1987-12-19 1991-06-26 Stc Plc Circuit screening arrangement
JP3400304B2 (ja) * 1997-07-17 2003-04-28 アルプス電気株式会社 電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1253783B (de) * 1965-02-16 1967-11-09 Siemens Ag Anordnung zur Befestigung und Kontaktierung einer kaschierten Leiterplatte in einem Abschirmgehaeuse
DE1938332B2 (de) * 1969-07-28 1976-02-19 Hochfrequenzverstärker in Kammerbauweise und Verfahren zu seiner Herstellung Kathrein-Werke KG, 8200 Rosenheim Hochfrequenzverstaerker in kammerbauweise und verfahren zu seiner herstellung
JPS6211084Y2 (ja) * 1978-03-13 1987-03-16
DE2932015C2 (de) * 1978-08-07 1983-12-29 Mitsumi Electric Co., Ltd., Tokyo Abschirmvorrichtung für Hochfrequenzschaltungen
JPS5910827Y2 (ja) * 1978-12-28 1984-04-04 株式会社村田製作所 電子チユ−ナの仮固定構造
GB2101811B (en) * 1981-06-30 1985-01-03 Racal Dana Instr Ltd Improvements in and relating to the screening of electrical circuit arrangements
DE8203769U1 (de) * 1982-02-11 1982-06-24 Richard Hirschmann Radiotechnisches Werk, 7300 Esslingen Aktives hochfrequenzgeraet mit stromversorgungsteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0313793U (ja) * 1989-06-26 1991-02-12

Also Published As

Publication number Publication date
DE3325359C1 (de) 1985-02-28
EP0135211B1 (de) 1988-05-18
EP0135211A1 (de) 1985-03-27
DE3471431D1 (en) 1988-06-23

Similar Documents

Publication Publication Date Title
JPS6062715A (ja) フイルタ装置
US5043848A (en) Shielded printed circuit board
US5213522A (en) Connector with built-in filter
KR100313590B1 (ko) 튜너의구조체및이를사용한케이블모뎀튜너
JP3208076B2 (ja) シールドケース
JPH0515361U (ja) フイルタコネクタ及びフイルタコネクタ用遮蔽板
JPH06131919A (ja) フレキシブル配線ケーブル
JPS6068697A (ja) 電磁遮蔽ハウジング
JPH07500952A (ja) チューナなど用のプリント回路基板シールド・アセンブリ
JPS6074600A (ja) 回路基板用ハウジング
JPH06283884A (ja) シールド基板及びその処理方法
JPS5835379B2 (ja) 回路部品の配線方法
US5177856A (en) Method of making a shield for a printed circuit board
JPH06283883A (ja) シールド基板
JPH1022679A (ja) 多層プリント基板のシールド構造
JP3250303B2 (ja) 電子回路モジュール装置
JPH11299225A (ja) Dc―dcコンバ―タ
JPH1022674A (ja) チューナの構造体
JPS639126Y2 (ja)
JPH0247626Y2 (ja)
JPS6025872Y2 (ja) 多連インダクタンス素子
JPS6025873Y2 (ja) 多連インダクタンス素子
JPH0745992Y2 (ja) 電子部品とシールドケースとの接地構造
JPH02239699A (ja) プリント板の遮蔽構造
JPH0328547Y2 (ja)