JPS6068618A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6068618A JPS6068618A JP17725283A JP17725283A JPS6068618A JP S6068618 A JPS6068618 A JP S6068618A JP 17725283 A JP17725283 A JP 17725283A JP 17725283 A JP17725283 A JP 17725283A JP S6068618 A JPS6068618 A JP S6068618A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- polyimide
- pattern
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 229920001721 polyimide Polymers 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004380 ashing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 230000007261 regionalization Effects 0.000 abstract description 3
- 239000009719 polyimide resin Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 229920006037 cross link polymer Polymers 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はポリイミド膜で絶縁層を形成した半導体デバイ
スに係り特lこポリイミド膜のノくターン形成方法に関
する。
スに係り特lこポリイミド膜のノくターン形成方法に関
する。
(b) 技術の背景
プラスチック封入のデバイスやビームリード構造など従
来のハーメチックシールとは異なった実装方式が多用さ
れるようになると外部からの汚染例えば重金属イオンの
影響を受け易くなる。一般的絶縁保護膜として配線材に
アルミニウムを用いた半導体素子上ζこシリコン酸化1
(Si02)を成長させる場合、クラックの関係で膜厚
1μ以下にしなければならない。一方りん(P)をドー
プしたりんシリケートガラス(PSG)は熱膨張係数が
アルミニウムとマツチングしている為、膜厚を十分とる
ことができる反面りんの濃度が高いPSG膜は吸湿性に
なる欠点がある。
来のハーメチックシールとは異なった実装方式が多用さ
れるようになると外部からの汚染例えば重金属イオンの
影響を受け易くなる。一般的絶縁保護膜として配線材に
アルミニウムを用いた半導体素子上ζこシリコン酸化1
(Si02)を成長させる場合、クラックの関係で膜厚
1μ以下にしなければならない。一方りん(P)をドー
プしたりんシリケートガラス(PSG)は熱膨張係数が
アルミニウムとマツチングしている為、膜厚を十分とる
ことができる反面りんの濃度が高いPSG膜は吸湿性に
なる欠点がある。
プラズマデボジッションによるシリコン窒化膜(Si、
N4)は4500前後で成長でき、成長したS;、N、
膜は外部汚染に対して安定性のある素子形成ができる反
面、酸化膜との二重層を形成することによる界面上の不
安定性があり、また加工処理(主にエツチング処理)が
容易でない、低温CVD以外に熱硬化性合成樹脂のポリ
イミド樹脂を半導体素子に塗布して硬化させる絶縁膜形
成方法は高絶縁性及び外部汚染(重金属イオン)を阻止
する防壁としての有利性、加工性が容易である等の利点
により注目されつ\ある。
N4)は4500前後で成長でき、成長したS;、N、
膜は外部汚染に対して安定性のある素子形成ができる反
面、酸化膜との二重層を形成することによる界面上の不
安定性があり、また加工処理(主にエツチング処理)が
容易でない、低温CVD以外に熱硬化性合成樹脂のポリ
イミド樹脂を半導体素子に塗布して硬化させる絶縁膜形
成方法は高絶縁性及び外部汚染(重金属イオン)を阻止
する防壁としての有利性、加工性が容易である等の利点
により注目されつ\ある。
(C) 従来技術と問題点
ポリイミド樹脂を絶縁膜とした半導体デバイスを形成す
る従来例を多結晶シリコンをゲート電極とし、コンタク
トホールにアルミニウム配線層を形成するMO8型デバ
イスを例にとり説明丈る。
る従来例を多結晶シリコンをゲート電極とし、コンタク
トホールにアルミニウム配線層を形成するMO8型デバ
イスを例にとり説明丈る。
第1図は従来のnチャネル型シリコンゲート構造のMO
S )ランジスタを示す工程図である、(a)図におい
てP形シリコン基板1に酸化膜csrot>2を埋込形
成しドライ熱酸化法によりゲート酸化膜3を形成し次い
でゲート電極形成用の多結晶シリコン4をCVD法によ
りゲート酸化膜3上に成長させる1次いて(b)に示す
ようにゲート電極5を残して多結晶シリコン4及びゲー
ト酸化膜3をエツチング除去する。
S )ランジスタを示す工程図である、(a)図におい
てP形シリコン基板1に酸化膜csrot>2を埋込形
成しドライ熱酸化法によりゲート酸化膜3を形成し次い
でゲート電極形成用の多結晶シリコン4をCVD法によ
りゲート酸化膜3上に成長させる1次いて(b)に示す
ようにゲート電極5を残して多結晶シリコン4及びゲー
ト酸化膜3をエツチング除去する。
このゲート電極54マスクとしてイ」ン打込によりりん
(P)又はひ素(AS)が不純物としてドープされソー
ス、ドレイン領域6,7をなず11型拡散層を形成する
。次いでポリイミド樹脂をスピンコード法等で塗布し熱
硬化させて図のようなポリイミド絶縁膜8を形成し、こ
の絶縁膜上に7オトレジスト膜9を塗布し露光によりマ
スク上の画像を転写してフォトレジスト膜9上にM (
=t スる。
(P)又はひ素(AS)が不純物としてドープされソー
ス、ドレイン領域6,7をなず11型拡散層を形成する
。次いでポリイミド樹脂をスピンコード法等で塗布し熱
硬化させて図のようなポリイミド絶縁膜8を形成し、こ
の絶縁膜上に7オトレジスト膜9を塗布し露光によりマ
スク上の画像を転写してフォトレジスト膜9上にM (
=t スる。
不必要のレジスト膜9を除去して(C)に示すよ′)な
レジストパターン10が得られる。次いでソースドレイ
ン領域6.7に電極取り出し用の慝開き処理する。この
場合微細のコンタクトホールを形成するため垂直に近い
サイドエソナンソの小さい異方性エツチングをリアクテ
ィプイ」/エツチング装置(RIE)等で行なう。この
マスク用としてレジストパターン1oを介しくエソヲ/
グ処理される。
レジストパターン10が得られる。次いでソースドレイ
ン領域6.7に電極取り出し用の慝開き処理する。この
場合微細のコンタクトホールを形成するため垂直に近い
サイドエソナンソの小さい異方性エツチングをリアクテ
ィプイ」/エツチング装置(RIE)等で行なう。この
マスク用としてレジストパターン1oを介しくエソヲ/
グ処理される。
次いで(d)に示すようにパター7形成したポリイミド
絶縁膜8上lこアルミニウム配#i層IIをスパッタ法
により形成しパターニングしコンタクト電極13.14
が形成される。(e)に示すよ・)に更にポリイミド樹
脂を保護膜としC塗布し」−ンーノグする。
絶縁膜8上lこアルミニウム配#i層IIをスパッタ法
により形成しパターニングしコンタクト電極13.14
が形成される。(e)に示すよ・)に更にポリイミド樹
脂を保護膜としC塗布し」−ンーノグする。
このようにポリイミド樹脂を絶縁膜12としたMos半
導体デバイスが得られる。本発明者はポリイミド樹脂に
遠紫外光(波長2,000〜3,0OOA)f照射する
ことによって照射域におけるプラズマエツチングの灰化
レートを高め得ることに着目し前述した電極窓形成時の
プラズマエツチングに適応させマスクレスによる簡素化
を計った形成法を開発するものである。
導体デバイスが得られる。本発明者はポリイミド樹脂に
遠紫外光(波長2,000〜3,0OOA)f照射する
ことによって照射域におけるプラズマエツチングの灰化
レートを高め得ることに着目し前述した電極窓形成時の
プラズマエツチングに適応させマスクレスによる簡素化
を計った形成法を開発するものである。
(dl 発明の目的
本発明は上記の点に鑑みマスク上のパターンをポリイミ
ド絶縁膜上に遠紫外光を用いてパターン転写する直接露
光手段により、半導体プロセスの簡素化を計ることを目
的とする。
ド絶縁膜上に遠紫外光を用いてパターン転写する直接露
光手段により、半導体プロセスの簡素化を計ることを目
的とする。
fe) 発明の構成
上記目的は本発明によれば眉間絶縁層をなすポリイミド
膜のパターン形成において、転写すべきマスク上のパタ
ーンを該ポリイミド膜上に転写しエツチング除去すべき
領域の灰化レートを高める遠紫外露光工程と該エツチン
グ領域を異方性ドライエツチングにより除去するエッチ
フグ工程とを含むことによって達せられる。
膜のパターン形成において、転写すべきマスク上のパタ
ーンを該ポリイミド膜上に転写しエツチング除去すべき
領域の灰化レートを高める遠紫外露光工程と該エツチン
グ領域を異方性ドライエツチングにより除去するエッチ
フグ工程とを含むことによって達せられる。
(f) 発明の実施例
以下本発明の実施例を図面ζこより詳述する。第2図は
本発明の一実施例であるポリイミド絶縁膜に施すパター
ン形成を示す図であり(イ)は遠紫外光によりマスクパ
ターンを転写する断面図、(ロ)はRIEによりエツチ
ング処理した半導体デバイスの断面図である。
本発明の一実施例であるポリイミド絶縁膜に施すパター
ン形成を示す図であり(イ)は遠紫外光によりマスクパ
ターンを転写する断面図、(ロ)はRIEによりエツチ
ング処理した半導体デバイスの断面図である。
(イ)に於いて例えば基板21と転写パターンを描画し
たハードマスク22とを密着させコンタクト露光法によ
り転写させる場合1図のように基板21のポリイミド絶
縁膜23上にハードマスク22を重ね合せて密着する。
たハードマスク22とを密着させコンタクト露光法によ
り転写させる場合1図のように基板21のポリイミド絶
縁膜23上にハードマスク22を重ね合せて密着する。
通當ハードマスク22は短波長の遠紫外光に優れた透過
性を示す合成石英が適し遮光材としてはクローム(Cr
) 、酸化クローム(Cr02)等のクロームブラン
クスが用いられる。ハードマスク22の背面より遠紫外
光24を照射することにより斜線“C示ず・・−1・゛
マスク透過部22aよりポリイミド絶縁膜23のコノク
クト領域に遠紫外光が照射されることになり、この部の
プラズマエツチングに際し灰化レートを高める。これは
三次元架橋の高分子を構成するポリイミド樹脂の架橋が
遠紫外光の光エネルギーによって破壊され低分子化しプ
ラズマ中に曝すことによって分解、灰化が促進されるも
のと考えられる。
性を示す合成石英が適し遮光材としてはクローム(Cr
) 、酸化クローム(Cr02)等のクロームブラン
クスが用いられる。ハードマスク22の背面より遠紫外
光24を照射することにより斜線“C示ず・・−1・゛
マスク透過部22aよりポリイミド絶縁膜23のコノク
クト領域に遠紫外光が照射されることになり、この部の
プラズマエツチングに際し灰化レートを高める。これは
三次元架橋の高分子を構成するポリイミド樹脂の架橋が
遠紫外光の光エネルギーによって破壊され低分子化しプ
ラズマ中に曝すことによって分解、灰化が促進されるも
のと考えられる。
これによりポリイミド絶縁膜23上には灰化レートの差
を持ったパターンが転写されることになり全面プラズマ
エツチングによりパターン形成することにより(ロ)に
示すように灰化レートの差異により受光した部分のエツ
チングレートが高く遮光した部分のエツチングレートが
低く図のようなパターン形成が得られる。エツチングレ
ート比により塗布するポリイミドの膜厚を予じめめるこ
とにより所望の絶縁層が得られる。この絶縁層上にアル
ミニウム配線を形成し更にポリイミド絶縁層で被覆する
ことにより外部からの汚染を阻止する安定した半導体デ
バイスが得られる。
を持ったパターンが転写されることになり全面プラズマ
エツチングによりパターン形成することにより(ロ)に
示すように灰化レートの差異により受光した部分のエツ
チングレートが高く遮光した部分のエツチングレートが
低く図のようなパターン形成が得られる。エツチングレ
ート比により塗布するポリイミドの膜厚を予じめめるこ
とにより所望の絶縁層が得られる。この絶縁層上にアル
ミニウム配線を形成し更にポリイミド絶縁層で被覆する
ことにより外部からの汚染を阻止する安定した半導体デ
バイスが得られる。
光の回折、干渉現象等により転写パターンが1μ以下の
微細パターン形成には長波長の紫外光では困難であり、
短波長(2,000〜3.oooX)の遠紫外露光は有
効である。またポリイミド樹脂は硬化時の加熱温度によ
り灰化レートを制御できるとされているが同一ポリイミ
ド膜上に遠紫外光の照射の有無により灰化レート大小の
領域を選択的に形成できる点で遠紫外光露光は有用であ
る。
微細パターン形成には長波長の紫外光では困難であり、
短波長(2,000〜3.oooX)の遠紫外露光は有
効である。またポリイミド樹脂は硬化時の加熱温度によ
り灰化レートを制御できるとされているが同一ポリイミ
ド膜上に遠紫外光の照射の有無により灰化レート大小の
領域を選択的に形成できる点で遠紫外光露光は有用であ
る。
本実施例ではMOS デバイスを例にとって説明したが
配線層を積層した多層構造の眉間絶縁膜にポリイミドを
用いるデバイス構造特にゲートアレイ構造の層間絶縁膜
の形成に有効であり、フォトレジスト膜塗布を省略した
工程削減効果の他に垂直でサイドエツチングの小さい異
方性エツチングを行なうため微細加工が可能となり寸法
制御が容易である等の利点がある。
配線層を積層した多層構造の眉間絶縁膜にポリイミドを
用いるデバイス構造特にゲートアレイ構造の層間絶縁膜
の形成に有効であり、フォトレジスト膜塗布を省略した
工程削減効果の他に垂直でサイドエツチングの小さい異
方性エツチングを行なうため微細加工が可能となり寸法
制御が容易である等の利点がある。
(gl 発明の効果
以上詳細に説明したように本発明に示4゛ポリイミド絶
縁膜のパターン形成により製造プロセスの簡素化及び微
細加工が可能でありしかも外部汚染を阻止する安定した
半導体デバイスか得られる。
縁膜のパターン形成により製造プロセスの簡素化及び微
細加工が可能でありしかも外部汚染を阻止する安定した
半導体デバイスか得られる。
第1図は従来のnチャネル型シリコンゲート構造のMO
S トランジスタを示す工程図、第2図は本発明の一実
施例であるポリイミド絶縁膜に施すパターン形成を示す
図であり【イ)は遠紫外光によりマスクパターンを転写
する断面図、仲)はRI Fによりエツチング処理した
半導体デバイスの断面図である。 図中1,21・・半導体基板、2・・・酸化膜、3 ・
ゲート酸化膜、4・・多結晶シリコン、5.6・・・ソ
ースドレイン領域、8,12.23・・・ポリイミド絶
縁膜、9・・・フォトレジスト膜、10・・・レジスト
パターン。 11・・・アルミニウム配線層、13.1’4・・コン
タクト電極、22・・・ハードマスク、24・・遠紫外
光。 名工 1 図 」 2図 (ひ)
S トランジスタを示す工程図、第2図は本発明の一実
施例であるポリイミド絶縁膜に施すパターン形成を示す
図であり【イ)は遠紫外光によりマスクパターンを転写
する断面図、仲)はRI Fによりエツチング処理した
半導体デバイスの断面図である。 図中1,21・・半導体基板、2・・・酸化膜、3 ・
ゲート酸化膜、4・・多結晶シリコン、5.6・・・ソ
ースドレイン領域、8,12.23・・・ポリイミド絶
縁膜、9・・・フォトレジスト膜、10・・・レジスト
パターン。 11・・・アルミニウム配線層、13.1’4・・コン
タクト電極、22・・・ハードマスク、24・・遠紫外
光。 名工 1 図 」 2図 (ひ)
Claims (1)
- 層間絶縁層をなすポリイミド膜の/ぐターン形成におい
て、転写すべきマスク上の・くター/を該ポリイミド膜
上に遠紫外光を用いて転写し、エツチング除去すべき領
域の灰化レートを高める遠紫外露光工程と、該エツチン
グ領域を異方性ドライエツチングにより除去する工・ン
チング工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17725283A JPS6068618A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17725283A JPS6068618A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6068618A true JPS6068618A (ja) | 1985-04-19 |
JPH0351093B2 JPH0351093B2 (ja) | 1991-08-05 |
Family
ID=16027819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17725283A Granted JPS6068618A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6068618A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5969931A (ja) * | 1982-10-07 | 1984-04-20 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ポリイミドを遠紫外線で食刻する方法 |
-
1983
- 1983-09-26 JP JP17725283A patent/JPS6068618A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5969931A (ja) * | 1982-10-07 | 1984-04-20 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ポリイミドを遠紫外線で食刻する方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0351093B2 (ja) | 1991-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4204894A (en) | Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques | |
KR100375908B1 (ko) | 건식마이크로리소그래피처리 | |
US6833326B2 (en) | Method for forming fine patterns in semiconductor device | |
JPS6068618A (ja) | 半導体装置の製造方法 | |
JP2004014652A (ja) | 微細パターンの形成方法 | |
US5731214A (en) | Manufacture of semiconductor device with self-aligned doping | |
JPH03198339A (ja) | 半導体装置の製造方法 | |
JPS5885520A (ja) | 半導体装置の製造方法 | |
JPS5817655A (ja) | 半導体装置の製造方法 | |
JP3439488B2 (ja) | 半導体装置の製造方法 | |
JP3203845B2 (ja) | ゲート電極の形成方法 | |
JPS5837934A (ja) | 半導体装置の製造方法 | |
JPH0670954B2 (ja) | 半導体装置の製造方法 | |
JPH0257701B2 (ja) | ||
JP3179068B2 (ja) | パターン形成方法 | |
JP2890617B2 (ja) | 薄膜の形成方法 | |
JPH0478010B2 (ja) | ||
JP3441439B2 (ja) | 微細レジストパターン形成方法および半導体装置の製造方法 | |
JPH0410217B2 (ja) | ||
JPS6116530A (ja) | 半導体装置の製造方法 | |
JPH05183050A (ja) | 半導体装置の製造方法 | |
JPH03227515A (ja) | イオン注入方法 | |
JPH0451977B2 (ja) | ||
JPS58204536A (ja) | シリコン窒化膜の加工法 | |
JPH09232538A (ja) | 半導体集積回路装置およびその製造方法 |