JPS6067679A - 絶縁膜の加工方法 - Google Patents
絶縁膜の加工方法Info
- Publication number
- JPS6067679A JPS6067679A JP17298883A JP17298883A JPS6067679A JP S6067679 A JPS6067679 A JP S6067679A JP 17298883 A JP17298883 A JP 17298883A JP 17298883 A JP17298883 A JP 17298883A JP S6067679 A JPS6067679 A JP S6067679A
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractive index
- etching
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ドライエツチングによる加工において、加工
制御に好適な窒１ヒシリコン膜に関する。
制御に好適な窒１ヒシリコン膜に関する。
従来、窒化シリコンの製法としてはプラズマＣＶＤ、熱
窒化、スパッタリングなどが知られている。このなかで
一般に加工膜に使わｎるのはプラズマＣＶＤ膜で、しか
もＳ ’ Ｈ４Ｎｌｌ５系なる反応系が、もつとも利用
されている。
窒化、スパッタリングなどが知られている。このなかで
一般に加工膜に使わｎるのはプラズマＣＶＤ膜で、しか
もＳ ’ Ｈ４Ｎｌｌ５系なる反応系が、もつとも利用
されている。
しかしながら上記製法による窒化シリコン膜はドライエ
ツチングによる加工制御が困嬢である。
ツチングによる加工制御が困嬢である。
その理由としては従来ではＳｉまたはＱ ａ Ａ Ｓ基
板上に再現性よく相対的にＳｉリッチなＳｉＮ膜が作成
できないからである。
板上に再現性よく相対的にＳｉリッチなＳｉＮ膜が作成
できないからである。
本発明は、かかる点に着目してなされたものであり、ド
ライエツチングによる加工性のよい窒化シリコン膜を提
供することを目的とする。
ライエツチングによる加工性のよい窒化シリコン膜を提
供することを目的とする。
窒化シリコン膜の加工性は膜中のＳｉ量すなわち屈折率
に依存していることがわかつ／こ。しかも１Ｈ４−Ｎ２
系のプラズマＣＶＤ膜で、とくに屈折率２．１−２．７
の場合が適している。その製造方法としては５ｆＨｉ
ＮＨｓ系金用いたプラズマＣＶＤ法では屈折率２．１以
上のプラズマＣＶＤ膜を再現性よく作成することは癲し
い。その理由はＮ Ｈｓが活性であシ、膜中にＮが入シ
易いためによシ屈折率が低下しやすく、その制御が禰し
いからである。
に依存していることがわかつ／こ。しかも１Ｈ４−Ｎ２
系のプラズマＣＶＤ膜で、とくに屈折率２．１−２．７
の場合が適している。その製造方法としては５ｆＨｉ
ＮＨｓ系金用いたプラズマＣＶＤ法では屈折率２．１以
上のプラズマＣＶＤ膜を再現性よく作成することは癲し
い。その理由はＮ Ｈｓが活性であシ、膜中にＮが入シ
易いためによシ屈折率が低下しやすく、その制御が禰し
いからである。
これに比べて５ＩＨ４Ｎｚ系を用いた場合ＱζはＮ鵞が
活性でないため膜中にＮが入りにくいために、相対的に
３ ｉ ＩＪラッチ膜が作り易く、必然的に屈折率の高
いものを容易に生成することができる、また結合構造的
に考えても、−８ｉ ＩＪラッチ膜はそのドライエッチ
速度がＳｉ量に支配され、そのエッチ速度に近づくため
にエッチ速度が安定する。これに対して、Ｎリッチの場
合にはそのドライエッチ速度がＮに支配されるために、
エッチ速度がＮの量によって大きく変化する。したがっ
てＳｉリッチの膜（屈折率２．１以上）では多少Ｓｉ撹
が変わって屈折率は大きく変化せずに、一定とナシ易く
、再現性、均一性ともに向上萌しめ得る。
活性でないため膜中にＮが入りにくいために、相対的に
３ ｉ ＩＪラッチ膜が作り易く、必然的に屈折率の高
いものを容易に生成することができる、また結合構造的
に考えても、−８ｉ ＩＪラッチ膜はそのドライエッチ
速度がＳｉ量に支配され、そのエッチ速度に近づくため
にエッチ速度が安定する。これに対して、Ｎリッチの場
合にはそのドライエッチ速度がＮに支配されるために、
エッチ速度がＮの量によって大きく変化する。したがっ
てＳｉリッチの膜（屈折率２．１以上）では多少Ｓｉ撹
が変わって屈折率は大きく変化せずに、一定とナシ易く
、再現性、均一性ともに向上萌しめ得る。
第１図にエッチ液（ＨＦ ： ＮＨ４Ｆ ＝ １ ：
６、液温２０Ｃ）によるエツチング速度と屈折率との関
係金示ｒ０これによると屈折率が高くなるとエツチング
速度が一定となることがわかる。したがって屈折率が２
，１以上のＳｉＮ膜では膜質が安定になることが期待で
き、実際にその再現性と均一性が屈折率２．１以下よシ
もよいことが確かめられた。さらに化学エッチ速度とド
ライエッチ速度とは相対的に対応しており、ドライエッ
チ速度は化学エッチ速度で評価できる。
６、液温２０Ｃ）によるエツチング速度と屈折率との関
係金示ｒ０これによると屈折率が高くなるとエツチング
速度が一定となることがわかる。したがって屈折率が２
，１以上のＳｉＮ膜では膜質が安定になることが期待で
き、実際にその再現性と均一性が屈折率２．１以下よシ
もよいことが確かめられた。さらに化学エッチ速度とド
ライエッチ速度とは相対的に対応しており、ドライエッ
チ速度は化学エッチ速度で評価できる。
一般にＳｉＮ膜を０２ ／ ＣＦ ４系ガスでドライエ
ッチすると、第３図に示すようなエツチング特性を示す
。すなわち５は膜厚方向に膜質が均一で、エッチ速度が
一定の場合、４は膜厚方向にエッチ速度が小さくなる場
合、６は膜厚方向にエッチ速度が大きくなる場合である
。例えば５ｊ１４４−ＮＨ３系のプラズマＣＶＤで傅ら
几たＳｉ ＮＪＩ！！は４になり易く、ｓ ｊＨ４−Ｎ
２系のプラズマＣＶ Ｄで・鍔られたＳｉＮ膜は６にな
り易いっ一方こｎらのノ漠のドライエッチ形状は第２図
に示すような形状を取シ易い。８ ｒ １−１４Ｎ Ｈ
ｓ系の場合には第２図（ａ）となり、基板側のエッチ酸
が少なくなっている。なお、Ｓ １）ｉ４Ｎ ）ｌｓ系
を用いた場合、ＳｉＮ膜の屈折率は前述の範囲に形成さ
れる。一方５ｉＨ４−Ｎ２系の場合には各々第２図（ｂ
） 、、 （Ｃンとなシ、４２図（ｂ）では橋板近傍に
おいて異常エツチング３が見られ、第２図（Ｃ）では履
板側へ行くにしたがってエッチ酸が多くなっている上に
、異常エツチング３が発生している。
ッチすると、第３図に示すようなエツチング特性を示す
。すなわち５は膜厚方向に膜質が均一で、エッチ速度が
一定の場合、４は膜厚方向にエッチ速度が小さくなる場
合、６は膜厚方向にエッチ速度が大きくなる場合である
。例えば５ｊ１４４−ＮＨ３系のプラズマＣＶＤで傅ら
几たＳｉ ＮＪＩ！！は４になり易く、ｓ ｊＨ４−Ｎ
２系のプラズマＣＶ Ｄで・鍔られたＳｉＮ膜は６にな
り易いっ一方こｎらのノ漠のドライエッチ形状は第２図
に示すような形状を取シ易い。８ ｒ １−１４Ｎ Ｈ
ｓ系の場合には第２図（ａ）となり、基板側のエッチ酸
が少なくなっている。なお、Ｓ １）ｉ４Ｎ ）ｌｓ系
を用いた場合、ＳｉＮ膜の屈折率は前述の範囲に形成さ
れる。一方５ｉＨ４−Ｎ２系の場合には各々第２図（ｂ
） 、、 （Ｃンとなシ、４２図（ｂ）では橋板近傍に
おいて異常エツチング３が見られ、第２図（Ｃ）では履
板側へ行くにしたがってエッチ酸が多くなっている上に
、異常エツチング３が発生している。
本発明の窒化シリコン膜を加工１６１Ｊ岬する手段とし
てはドライエツチングが最適である。その理由はウェッ
トエツチング（ｌすえばエッチャントとしてＢＨＦ ；
ＨＦ ：ＮＨ４Ｆ＝１ ： ６容積比）ではＳｉリッチ
のＳｉＮ膜のエッチ速度が２０〜３０人／Ｍと非常に遅
いため形状制御用のエツチング手段とはなり得ない。し
かしながらドライエツチング（例えばエッチャントとし
てＣＦ４または４％０２ ／ＣＦ４ ）の場合にはＳｉ
Ｎ膜のエッチ速度が５００〜ｔ’ｏｏｏ人／論ともつと
も加工制御し易い値となっている。
てはドライエツチングが最適である。その理由はウェッ
トエツチング（ｌすえばエッチャントとしてＢＨＦ ；
ＨＦ ：ＮＨ４Ｆ＝１ ： ６容積比）ではＳｉリッチ
のＳｉＮ膜のエッチ速度が２０〜３０人／Ｍと非常に遅
いため形状制御用のエツチング手段とはなり得ない。し
かしながらドライエツチング（例えばエッチャントとし
てＣＦ４または４％０２ ／ＣＦ４ ）の場合にはＳｉ
Ｎ膜のエッチ速度が５００〜ｔ’ｏｏｏ人／論ともつと
も加工制御し易い値となっている。
なおドライエツチングにおけるエッチャントとして上記
以外にも５ｊＦ４．ＮＦお工び酸素との混合ガスがあげ
られる。
以外にも５ｊＦ４．ＮＦお工び酸素との混合ガスがあげ
られる。
以下、本発明を実施列で詳しく説明する。
実施例１
平行平板からなる５ＩＨａ Ｎｚ系のプラズマＣＶＤ装
置ｔｆｔ１０−’ Ｔｏ ｒ ｒ以下に排気シテ、フー
ｙズマ条Ｙ＋：放電亀力２００Ｗ、 Ｓ ｆ １４４濃
度２％。
置ｔｆｔ１０−’ Ｔｏ ｒ ｒ以下に排気シテ、フー
ｙズマ条Ｙ＋：放電亀力２００Ｗ、 Ｓ ｆ １４４濃
度２％。
ガス圧０．３Ｔｏｒｒで作成した場合のＳｉＮ膜のエツ
チング特性は第３図の５となｐ１エツチング形状も第４
図のような理想形状となった。このような形状の再現性
がでるのはＳｉＮ膜の屈折率が２．１〜２．７となる場
合である。屈折率が２．１以下になると第１図に示すよ
うにエツチング速度のバラツキが大きく、かつ膜質の均
一性が得し牡なかった。一方屈折率が２．７以上である
と、放電ガス中での５ＬＨ４濃度が高くなシ、気相から
核が発生するのでゴミが多くなり実用的でなかった。
チング特性は第３図の５となｐ１エツチング形状も第４
図のような理想形状となった。このような形状の再現性
がでるのはＳｉＮ膜の屈折率が２．１〜２．７となる場
合である。屈折率が２．１以下になると第１図に示すよ
うにエツチング速度のバラツキが大きく、かつ膜質の均
一性が得し牡なかった。一方屈折率が２．７以上である
と、放電ガス中での５ＬＨ４濃度が高くなシ、気相から
核が発生するのでゴミが多くなり実用的でなかった。
実施例２
実施例工で示したプラズマ条件で、析出中の５ｊｌ（４
濃ｉｆ：低い方から次第に高めていくと、膜中の屈折率
にグレーディングが得ら扛る。たとえば５ｊＨ４濃度全
１％から２％とすることによって膜中の屈折率は基板側
から１．９かし２．３まで変化する。このように作成し
たＳｉＮ膜のドライエッチ形状も第４図のようになった
。
濃ｉｆ：低い方から次第に高めていくと、膜中の屈折率
にグレーディングが得ら扛る。たとえば５ｊＨ４濃度全
１％から２％とすることによって膜中の屈折率は基板側
から１．９かし２．３まで変化する。このように作成し
たＳｉＮ膜のドライエッチ形状も第４図のようになった
。
実施例３
平行平板形のＳｉとＮ２との反応性スパッタ装置を用い
て生成した窒化シリコン２用いても、同様な理想的なド
ライエツチング形状が得ら才ｔた。
て生成した窒化シリコン２用いても、同様な理想的なド
ライエツチング形状が得ら才ｔた。
例えばスパッタ条件：放ｔ−ｉｔ力４００Ｗ、放電圧力
３Ｘ １０−２Ｔｏｒｒで作成した膜のエツチング特性
も第３図の５に示すようになった。なお、第３図中、４
は８ｉＨ，−ＮＨ３系、６は５ｊＨ４−Ｎ２系によるも
のである。またこの膜のドライエツチング形状は第４図
に示すような理想形となった。
３Ｘ １０−２Ｔｏｒｒで作成した膜のエツチング特性
も第３図の５に示すようになった。なお、第３図中、４
は８ｉＨ，−ＮＨ３系、６は５ｊＨ４−Ｎ２系によるも
のである。またこの膜のドライエツチング形状は第４図
に示すような理想形となった。
実施例４
プラズマＳｉＮ膜をダミーゲートに用いたセルファライ
ン方式によるＦＥＴ＃作グロセスを第５図に示す。
ン方式によるＦＥＴ＃作グロセスを第５図に示す。
まず半絶縁性ＧａＡＳ基板５にレジストマスクを用い、
Ｓｉ＋打込み全行ない、ｎ層４を形成する。
Ｓｉ＋打込み全行ない、ｎ層４を形成する。
Ｄ−ＦＥＴでは打込み条件は７５ｋＶ、ドーズ鼠２−４
Ｘ １０ ”ｏｎ−２であｊｏ、Ｅ−１ｉ’ＥＴでは
打込み条件は７５ｋＶ、ドーズｔ Ｉ Ｘ １０１２ｃ
ｍ−２である。
Ｘ １０ ”ｏｎ−２であｊｏ、Ｅ−１ｉ’ＥＴでは
打込み条件は７５ｋＶ、ドーズｔ Ｉ Ｘ １０１２ｃ
ｍ−２である。
ｎ １１４の形成後５ｊ０２ ＣＶＤ３ （１０００人
）、本発明のプラズマＳｉＮ膜２（８０００人）、りん
ガラス１ （ＰＳＧ３０００人）を連続して析出する（
第５図（ａ） ）っついでレジスト６ケマスクと（７て
第５図（ｂ）ようなタワー構造全ドライエツチング（例
えば４％０２／ＣＢ’４場合によつ−Ｃは水素含有４％
Ｃｈ／ＣＩ＋’４を用いる）Ｖこよシ杉、成する。
）、本発明のプラズマＳｉＮ膜２（８０００人）、りん
ガラス１ （ＰＳＧ３０００人）を連続して析出する（
第５図（ａ） ）っついでレジスト６ケマスクと（７て
第５図（ｂ）ようなタワー構造全ドライエツチング（例
えば４％０２／ＣＢ’４場合によつ−Ｃは水素含有４％
Ｃｈ／ＣＩ＋’４を用いる）Ｖこよシ杉、成する。
さらにドライエツチングによりクワ−のサイドエッチ全
行なって（第５図（Ｃ））から、拐込み条件＝１’５０
ｋＶ、ドーズ量Ｉ Ｘ １０１３ｃｍ−２つづいて１２
５ｋＶ、 ドーズ１ｉ１５ Ｘ １０１２ｃｍ−２でＳ
ｉ＋づ丁込み、ｎ＋層７を形成する。ｎ＋層層形後後キ
ャップ用５ｈｏｔＣＶＤ８ （２０００人）ｋ被Ａｔ
シテ、アニール条件５ｏｏｃ、ｚｏＩｎｕｌで能動層４
および７の活性化を行なう（第５図（ｄ））。つづいて
ノースおよびドＶイン電極を蒸着で形成（＋１極材はＡ
１１−Ｑｅ金合金してレジスト１０で埋め込みぺ而の平
坦化を行なう（第５図（ｅ））。さらにミリング。
行なって（第５図（Ｃ））から、拐込み条件＝１’５０
ｋＶ、ドーズ量Ｉ Ｘ １０１３ｃｍ−２つづいて１２
５ｋＶ、 ドーズ１ｉ１５ Ｘ １０１２ｃｍ−２でＳ
ｉ＋づ丁込み、ｎ＋層７を形成する。ｎ＋層層形後後キ
ャップ用５ｈｏｔＣＶＤ８ （２０００人）ｋ被Ａｔ
シテ、アニール条件５ｏｏｃ、ｚｏＩｎｕｌで能動層４
および７の活性化を行なう（第５図（ｄ））。つづいて
ノースおよびドＶイン電極を蒸着で形成（＋１極材はＡ
１１−Ｑｅ金合金してレジスト１０で埋め込みぺ而の平
坦化を行なう（第５図（ｅ））。さらにミリング。
ドライエッチおよびウェットエッチによってダミーゲー
トを取り除いた淡（第５図（ｆ））に、ゲート電極（Ａ
ｕ／Ｐ ｔ／Ｔ ｉ ）ｅ蒸着により形成する（第５図
（ｇ））。
トを取り除いた淡（第５図（ｆ））に、ゲート電極（Ａ
ｕ／Ｐ ｔ／Ｔ ｉ ）ｅ蒸着により形成する（第５図
（ｇ））。
ここで高速ＧａＡｓ Ｉ Ｃ（ｉ−丸限するためには、
ゲート長を１μｍに−まで微細化する必要があったが、
この場合にはゲート長が０．５〜０．７μＩｎまで実現
できた。こ几は第４図のようなダミーゲートの寸法制御
が可能シ乙につたためで、従来のリソグラフィでは高々
１〜２μｍのゲート長しか央用できなかった。
ゲート長を１μｍに−まで微細化する必要があったが、
この場合にはゲート長が０．５〜０．７μＩｎまで実現
できた。こ几は第４図のようなダミーゲートの寸法制御
が可能シ乙につたためで、従来のリソグラフィでは高々
１〜２μｍのゲート長しか央用できなかった。
本発明によりサブミクロンのゲート長が可能になり、ア
クセス時１１１１１１ＳのＩＫＳ ＩＬＡＭ が実現で
きるようになった。
クセス時１１１１１１ＳのＩＫＳ ＩＬＡＭ が実現で
きるようになった。
以上説明したように、本発明によれば、ＳｉＮのガロエ
１ｉｆｌＪ 呻が向上！゛るので、ダミーゲートｙ、用
いたセルファライン方式によるＦＥＴのゲート長の微細
化が可能となり、ＩＣの高速化、高集積化が口ｆ能とな
る。
１ｉｆｌＪ 呻が向上！゛るので、ダミーゲートｙ、用
いたセルファライン方式によるＦＥＴのゲート長の微細
化が可能となり、ＩＣの高速化、高集積化が口ｆ能とな
る。
第１図はＳｉＮ膜をエッチ液（ＨＦ ： ＮＨ４Ｆ＝１
：６）でエツチングした場合におけるエッチ速朋と屈折
率との関係を示す図、第２図は０２／ＣＦ ａ系による
ドライエツチング形状を示したもので、（ａ）はｓ ｒ
Ｈ４−ＮＨ３系、（ｂ）、 （Ｃ）は５ｊＨ４Ｎ２系
のプラズマＣＶＤにょるＳｉＮ膜を示す図、第３図は膜
厚方向のドライエツチングによるエッチ量の時間変化を
示す図、第４１ｄは本発明によるＳｉＮのドライエツチ
ング形状を示す図、化５図は本発明を適用して電界効果
トランジスターを製造する工程を示す図である。 １はＳｉＮ膜、２は基板ＧａＡＳ又ｉ′ｉｓｉ、３は基
板近くのＳｉＮの異常エツチング状態でめる。 第２図 Ｙ ３ 図 − 第１頁の続き ［相］発 明 者 安 １） 武 埼玉県入間郡三内 ０発 明 者 小 橋 隆 裕 国分寺市東恋イ央研究
所内
：６）でエツチングした場合におけるエッチ速朋と屈折
率との関係を示す図、第２図は０２／ＣＦ ａ系による
ドライエツチング形状を示したもので、（ａ）はｓ ｒ
Ｈ４−ＮＨ３系、（ｂ）、 （Ｃ）は５ｊＨ４Ｎ２系
のプラズマＣＶＤにょるＳｉＮ膜を示す図、第３図は膜
厚方向のドライエツチングによるエッチ量の時間変化を
示す図、第４１ｄは本発明によるＳｉＮのドライエツチ
ング形状を示す図、化５図は本発明を適用して電界効果
トランジスターを製造する工程を示す図である。 １はＳｉＮ膜、２は基板ＧａＡＳ又ｉ′ｉｓｉ、３は基
板近くのＳｉＮの異常エツチング状態でめる。 第２図 Ｙ ３ 図 − 第１頁の続き ［相］発 明 者 安 １） 武 埼玉県入間郡三内 ０発 明 者 小 橋 隆 裕 国分寺市東恋イ央研究
所内
Claims (1)
- 窒化シリコン膜をドライエツチングで加工するに当って
屈折率が２．１〜２．７なるｌ化シリコン膜を用いるこ
とを特徴とする絶縁膜の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298883A JPS6067679A (ja) | 1983-09-21 | 1983-09-21 | 絶縁膜の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17298883A JPS6067679A (ja) | 1983-09-21 | 1983-09-21 | 絶縁膜の加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6067679A true JPS6067679A (ja) | 1985-04-18 |
Family
ID=15952089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17298883A Pending JPS6067679A (ja) | 1983-09-21 | 1983-09-21 | 絶縁膜の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6067679A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077895A (ja) * | 2015-04-01 | 2021-05-20 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積 |
-
1983
- 1983-09-21 JP JP17298883A patent/JPS6067679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021077895A (ja) * | 2015-04-01 | 2021-05-20 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積 |
| US11365476B2 (en) | 2015-04-01 | 2022-06-21 | Applied Materials, Inc. | Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62248259A (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| JP2000352700A (ja) | 光学導波路デバイス | |
| JPS6067679A (ja) | 絶縁膜の加工方法 | |
| JP3587622B2 (ja) | エッチングガス | |
| JPS59115564A (ja) | 薄膜トランジスタの製造方法 | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JP2977150B2 (ja) | 二酸化シリコン絶縁膜の製造方法 | |
| JP2723224B2 (ja) | 非晶質半導体およびその製法 | |
| JPH04171975A (ja) | 容量素子及びその製造方法 | |
| JPS62299084A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58209809A (ja) | 透明導電膜の形成方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JP3241190B2 (ja) | 静電容量式湿度センサ | |
| JPS61224424A (ja) | 半導体表面処理方法 | |
| JPH07202215A (ja) | 薄膜半導体装置とその製造方法 | |
| JP3523016B2 (ja) | 半導体装置の製造方法 | |
| JPH01149476A (ja) | 薄膜トランジスタの製造方法 | |
| Cabruja et al. | Positive photoresist stripping by plasma barrel | |
| JPS5963764A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS6088471A (ja) | 電界効果トランジスタ | |
| JPH02192768A (ja) | 半導体装置の製造方法 | |
| JPH01307267A (ja) | 薄膜トランジスタの製造方法及びラインセンサの製造方法 | |
| JPS61242077A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61121425A (ja) | シリコンへの水素添加方法 |