JPS6088471A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS6088471A
JPS6088471A JP19636483A JP19636483A JPS6088471A JP S6088471 A JPS6088471 A JP S6088471A JP 19636483 A JP19636483 A JP 19636483A JP 19636483 A JP19636483 A JP 19636483A JP S6088471 A JPS6088471 A JP S6088471A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
electrode
layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19636483A
Other languages
English (en)
Inventor
Hiroshi Yamazoe
山添 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19636483A priority Critical patent/JPS6088471A/ja
Publication of JPS6088471A publication Critical patent/JPS6088471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ゛ 産業上の利用分野 本発明は、液晶マトリクス表示等において各絵素のスイ
ッチングに用いることが出来る電界効果トランジスター
に関するものである。
従来例の構成とその問題点 近年、情報処理技(4:iが大111に進歩し、これに
関連して、情報端末として大容量の液晶7トリンス表示
の開発か盛んである。これにつれて、液晶マトリクス表
示において、各絵素の液晶への電圧をスイッチングする
のに必要な、各絵素に附属した電界効果トランジスター
の開発が急がれている。
まず、第1図、第2図に電界効果I・ランシスターの構
成断面図を示す。第1図、第2図において、lは溶融石
英ガラスや硅酸系ガラス等の絶縁性基板、2はゲート電
極、3は絶縁層、4は半導体層、5,6はソース電極又
はドレイン電極である。
第1図11逆スタツガー型、第2図はスタツガー型と称
される。電界効果型トランジスターの動作原理は以下の
如くである。まず、ゲート電極2に電圧が印加され、そ
の電位により、半導体層の内に電流の通路否なるチャン
ネルが生成され、これによりソースとドレイン(5と6
)が導通ずることに由来する。すなわち、ゲート2は、
1種の弁のような作用をする。
従来、この種の電界効果トランジスターとしては、半導
体層として、多結晶シリコンを用いたもの、セレン化カ
ドミウムを用いたもの、硅素−水素合金の非晶質半導体
を用いたものがある。
上記のうち、前記半導体層として多結晶シリコンを用い
たものは、製作過程において、約1000℃強の熱処理
が必要であり、従って、透明基体として、高価な溶融石
英板を使う必要がある。従って、企業化の上でこれは大
きな障害となると思われる。
また、前記半導体層を構成する半導体としては、セレン
化ノノドミウムや非晶質硅素−水素合金を用いた電界効
果トランシスターにおいては、常温での連続動作におい
て、トレイン電流がかなりの減少を示し不安がある。通
常、常温での1000時間の連続動作において、トレイ
ン電流は約15%程度、あるいはそれ以上の減少を示す
発明の目的 本発明は、上記従来の欠点を除去し、120℃の100
0時間の連続動作において、ドレイン電流の変化が5%
以下であるような、電界効果トランジスターを提供する
ことを目的とするものである。
発明の構成 本発明の電界効果トランジスターは、絶縁性基板上に窒
化ガリウム(GaN)からなる半導体層と、絶縁層と、
ソース電極と、ゲート電極と、トレイン電極とを具備し
てなるものであって、これにより前記電界効果トランジ
スターの連続動作時のドレイン電流の経時変化(減少)
を少なくし得るものである。
本発明では、半導体層の構成物質として窒化ガリウム(
GaN)を使うことを特徴とする。窒化ガリウム(Ga
N)層の形成法としては、スパッター蒸着法又は、イオ
ン・ブレーティング法が望ましい。スパッター蒸着法の
うちでも、ターゲットとしては窒化ガリウム(GaN)
を使用し、アルゴンと窒素の混合雰囲気中で、高周波・
マグネトロン・スパッター装置で、反応性スパッター蒸
着するのがより望ましい。前記窒化ガリウムに若干の亜
鉛(Zn)を加えると結果は更に望ましい。基板は約3
00℃以上に加熱する方が、生成膜の透明性がよく、好
ましいものであった。また、イオン・ブレーティング法
のうちでも、前記の窒化ガリウム(GaN)をソースと
して、クラスター・イオンビーム蒸着法が望ましい。
前記の方法で形成した、窒化ガリウム層は、X線回折実
験では多結晶であることがわかる。また、比抵抗は10
’〜109Ω・cm、でキャリアの移動度は1種度と推
測された。
絶縁性基板としては、絶縁性があり、化学的、熱的に安
定であり、表面の平滑性に優れていれば、特に制約はな
い。しかし、表示に使われ、光の透過性が必須の場合は
、石英板や、硅酸系ガラスが望ましい。
絶縁層としては、スパッターで形成した、二酸化硅素(
S 102 )、窒化硅素(S t3 N、)、窒化硼
素(BN)や、400℃の基板温度での化学蒸着法(C
VD法)で形成した二酸化硅素が望ましい。
ソース電極、ドレイン電極、ゲート電極は、金(Aμ)
やアルミニウム、モリブデン、クロム等使用し得る。
実施例の説明 まず、最初に本発明による電界効果トランジスターと比
較すべき、従来から明らかな電界効果l・ランシスター
、すなわち、半導体層として、セレン化カドミウム(C
dSe)を使ったもの、非晶質硅素−水素合金を使った
ものの製法について簡略に述べる。ここでは、前記2種
の電界効果トランジスターとも、第1図のような構成を
採用した。
CdSeを使った電界効果トランジスターでは、第1図
の基板lとしてはコーニング社製ガラス#705’9を
使用し、ゲート2はアルミニウムを常温で蒸着し、絶縁
層3は二酸化硅素(SiO2)を100℃の下地加熱で
高周波スバ・フタ−法で形成し、半導体層4は99.9
1純度の市販のCdSe扮末をソースとして常温蒸着し
、さらにソース七ドレイン電極5゜6はクロムを蒸着し
て形成した。各層のバターニングは、フメト・リソグラ
フィー法やエツチングによった。このあと、鈍化された
窒素気流中で370℃90分熱処理した。このあと、二
酸化硅素(SI02)の保護膜を、スパッター法で形成
した。
非晶質硅素−水素合金を使った電界効果トランジスター
では、第1図の基板1はコーニング社製硼硅酸ガラス#
 7059を使用し、ゲート2としてはクロム−金−ク
ロムを順次蒸着して形成し、絶縁層3としてはプラズマ
化学蒸着法(プラズマCVD法)で水素を含有する窒化
硅素層を形成し、半導体層4としては同じく、プラズマ
化学蒸着法で非晶質硅素−水素合金から形成し、さらに
ソース電極とドレイン電極5,6はアルミニウムを蒸着
して形成した。各層のパターニングは、フメト・リソグ
ラフィー法やエツチングによった。
さて、本発明の実施例について、図面を参照しながら説
明する。
第3図は本発明の実施例による電界効果トランジスター
のfl&成断面断面図すものである。第3図において、
11はガラス等の基板、12はクロム(Cr)からなる
ゲート電極、13は二酸化硅素(Si02)からなる絶
縁層、14は窒化ガリウム(GaN層)、15.16は
アルミニウム(A9)からなるソース電極とドレイン電
極、17は二酸化硅素(S102)からなる保護層であ
る。
まず、コーニング社製硼硅酸ガラスf7059を脱脂し
、弗酸緩衝液に約5秒浸漬し、そのあと、純水で洗浄、
乾燥させる。つぎにl000大膜厚のクロム(Cr)を
電子ビーム蒸着し、そのあと、フォト・リソグラフィー
法及びエッチングでもって、ゲート電極を形成する(第
3図12)。このときのエツチング液としては、33重
量%の苛性ソーダ水溶液と、ヘキサ・シアノ鉄(I[l
)酸カリウム(N3:Fe(CN)s))の25重量%
水溶液を容量比1:3に混じた液を使用した。
つぎに、下地温度を100℃にして、アルゴン雰囲気中
で高周波スパッター法により、膜厚約4000大の二酸
化硅素(SI02>層を形成して、絶縁層13を形成し
た。使用した装置は、高周波マグネトロン・スパッター
装置であった。
そのままの状態で、基板温度を約350℃とし、−雰囲
気を窒素(N2)を20%含むアルゴン(Ar>雰囲気
に切換えて、約1500人膜厚の窒化ガリウム(GaN
)を析出させる。このとき、ターゲットとじては、亜鉛
を約500PPm含む合成した窒化ガリウム(GaN)
粉末〈サンプルlに対応)と、故意に不純物を入れない
合成した窒化ガリウム(GaN)粉末(サンプル2に対
応)を敷きつめたものを使用した。
さらに、同一チャンバーで、ターゲット及び雰囲気を前
述の絶縁層13の形成の状態に切換え、膜厚約1500
人の窒化ガリウム(GaN)エツチングのマスク用の二
酸化硅素(Si02)を形成する。
次に、フォトリソグラフィー法で、レジスト・パターン
を形成し、弗酸緩衝液でもって、前記マスク用の二酸化
硅素(S102>をパターニングする。この弗酸緩衝液
は窒化ガリウム(GaN)を侵さなかった。つぎに、1
70℃の熱リン酸をエツチング液として、窒化ガリウム
(GaN)をバターニングして、第3図14の半導体層
を得る。前記熱リン酸は、基板のガラスや二酸化硅素を
侵さなかった。
つぎに、減圧化学蒸着装置(LPGVD装置)で、膜厚
約1000人の二酸化硅素(S 102 )を析出さぜ
る。フォト・リソグラフィー法及び弗酸緩衝液のエツチ
ングにより、この二酸化硅素(SI02)を微細加工し
て、ソース電極窓及びドレイン電極窓をあける。さらに
アルミニウム(A9)を杓膜厚7000人を析出させ、
更に、フォI・リソグラフィー法及びエツチングにより
、ソース電極及びドレイン電極を得る(第3図15゜1
6)。かくして、電界効果トランジスターを得る。
かくして得られた、サンプル1に対応する窒化ガリウム
(GaN)層の比抵抗はN109Ω・cmてあり、サン
プル2に対応する窒化ガリウム(GaN)層の比抵抗は
N108Ω・cm程度であった。また、X線回折実験の
結果、前記窒化ガリウム(GaN)層は多結晶から成っ
ていた。
本実施例の電界効果トランジスターのチャネル長はIl
eum、チャネル+11は250μmであった。サンプ
ルJてはドレイン電圧は35v1ゲート電圧は一40V
としたとき、飽和トレイン電流は約10uAてあり、こ
のときの相互コンダクタンスは約0.02m5であった
。ただし、前記すべての電圧はソース電位を基準とした
ものである。つぎに、第4図にトレイン電流の相対的時
間変化すなわち劣化を示す。→ノンプルlはaに、サン
プル2はbに対応する。この図は、周囲温度を120°
Cとし、連続動作さぜた場合の変化を示す。比較例とし
て、従来より知られている、セレン化ノ1トミウム(C
dSe)電界効果トランジスターや、非晶質硅素−水素
合金・電界効果トランジスターの結果(dl:’m苅1
芯)も示す。
本実施例におUる電界効果トランジスターは非常に優れ
ているのがよく判る。現実には、120”cの環境て使
われることは極めて稀であるけれとも、第4図の条件は
一種の加速試験であり、信頼性に対するt[価を与える
ものである。
以上本実施例では、逆スタツガー型電界効果I・ランシ
スターについて述べてきたが、スタツガー型についても
本発明の効果は発揮される。
発明の効果 本発明の電界効果トランジスターは絶縁性基板」二に窒
化ガリウム(GaN)からなる半導体層と、絶縁層と、
ソース電極と、ゲート電極と、トレイン電極とを具備し
てなるように構成したものであり、これにより、安定な
信頼性の高いものとなるものである。
【図面の簡単な説明】
第1図は逆スタツガー型電界効果トランジスターの構成
断面図、第2図はスタツガー型電界効果トランジスター
のオla成断面図、第3図は実施例における電界効果ト
ランジスターの構成断面図、第4図はトレイン電流の経
時変化を示す特性図である。1・・・基板、2・・・ゲ
ート電極、3・・・絶縁層、4・・・半導体層、5.6
・・・ソース電極、トレイン電極、11・・・基板、1
2・・・ゲート電極、13・・・絶縁層、I4・・・窒
化ガリウム(GaN)層、15.16・・・ソース電極
又はトレイン電極、17・・・保護層。 代理人の氏名 弁理士 中 尾 敏 男 はが1名f4
 f2 第4図 を秋す作配閏(1等V)

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板上に窒化ガリ1り11からなる半導体層と、
    絶縁層と、ソース電極と、ゲート電極と、トレイン電極
    とを具備してなる電界効果トランジスター。
JP19636483A 1983-10-20 1983-10-20 電界効果トランジスタ Pending JPS6088471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19636483A JPS6088471A (ja) 1983-10-20 1983-10-20 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19636483A JPS6088471A (ja) 1983-10-20 1983-10-20 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6088471A true JPS6088471A (ja) 1985-05-18

Family

ID=16356617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19636483A Pending JPS6088471A (ja) 1983-10-20 1983-10-20 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6088471A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852416A1 (en) * 1995-09-18 1998-07-08 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
WO2006025609A3 (en) * 2004-09-02 2006-04-27 Casio Computer Co Ltd Thin film transistor and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852416A1 (en) * 1995-09-18 1998-07-08 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
EP0852416A4 (en) * 1995-09-18 1999-04-07 Hitachi Ltd SEMICONDUCTOR MATERIAL, PROCESS FOR PRODUCING THE SEMICONDUCTOR MATERIAL, AND SEMICONDUCTOR DEVICE
US6377596B1 (en) 1995-09-18 2002-04-23 Hitachi, Ltd. Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices
US6459712B2 (en) 1995-09-18 2002-10-01 Hitachi, Ltd. Semiconductor devices
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
WO2006025609A3 (en) * 2004-09-02 2006-04-27 Casio Computer Co Ltd Thin film transistor and its manufacturing method
US7385224B2 (en) 2004-09-02 2008-06-10 Casio Computer Co., Ltd. Thin film transistor having an etching protection film and manufacturing method thereof
KR101192071B1 (ko) 2004-09-02 2012-10-17 가시오게산키 가부시키가이샤 박막 트랜지스터와 그 제조방법

Similar Documents

Publication Publication Date Title
US5811323A (en) Process for fabricating a thin film transistor
KR20010107651A (ko) 실리콘막을 스퍼터링하기 위한 장치 및 방법
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
JPS58123771A (ja) 半導体素子
JPS58164268A (ja) 薄膜シリコントランジスタ
JPS62131578A (ja) 薄膜トランジスタの製造方法
JPS6092663A (ja) 電界効果トランジスタ−
JPS6088471A (ja) 電界効果トランジスタ
JPH05304171A (ja) 薄膜トランジスタ
JPS6045066A (ja) 薄膜トランジスタの製造方法
US4128681A (en) Method for producing an InSb thin film element
JP3736189B2 (ja) SiO2膜の形成方法、薄膜トランジスタデバイスの製造方法、及び液晶表示装置
JPS61216331A (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
JPS59193062A (ja) 多結晶シリコン薄膜トランジスタ
JPS62261128A (ja) Mos型半導体装置の製造方法
JPH0282578A (ja) 薄膜トランジスタの製造方法
JPS58148458A (ja) 薄膜トランジスタ
JPS58164267A (ja) 薄膜シリコントランジスタの製造方法
JPS5927575A (ja) セルフアライメント形薄膜トランジスタの製造方法
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
JPS63133675A (ja) 薄膜トランジスタの製造方法
JPS59115561A (ja) 薄膜トランジスタの製造方法
JP2977150B2 (ja) 二酸化シリコン絶縁膜の製造方法
JPS62221163A (ja) 薄膜トランジスタの作成方法
JPS5948961A (ja) 半導体装置の製造方法