JPS6092663A - 電界効果トランジスタ− - Google Patents

電界効果トランジスタ−

Info

Publication number
JPS6092663A
JPS6092663A JP20032583A JP20032583A JPS6092663A JP S6092663 A JPS6092663 A JP S6092663A JP 20032583 A JP20032583 A JP 20032583A JP 20032583 A JP20032583 A JP 20032583A JP S6092663 A JPS6092663 A JP S6092663A
Authority
JP
Japan
Prior art keywords
layer
field effect
effect transistor
etching
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20032583A
Other languages
English (en)
Inventor
Hiroshi Yamazoe
山添 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20032583A priority Critical patent/JPS6092663A/ja
Publication of JPS6092663A publication Critical patent/JPS6092663A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶マトリクス表示等において、谷絵素のス
イッチングに用いることか出来る電界効果トランジスタ
ーに関するものである。
従来例の構成とその問題点 近年、情報処理技術が大I17に進歩し、ξれに関連し
て、情報端末として大秤量の液晶マトリクス表示の開発
が盛んである。これにつれて、液晶マトリクス表示にお
いて、各絵素の液晶への電圧をスイッチングするのに必
要な、各絵素に付属した電界効果トランジスターの開発
が急がれている。
まず、第1図、第2図に電界効果トランジスターの構成
断面図を示す。第1図、第2図において、1は溶融石英
ガラスや硅酸系ガラス等の絶縁性基板、2はゲート電極
、3は絶縁層、4は半導体層、6.6はン゛−ス電極又
はドレイン電極である。
第1図は逆スタツガ−型、第2図はスタノガー型と称さ
れる。電界効果トランジスターの動作原理は以下の如く
である。1ず、ゲート電極2に電圧が印加され、その電
位により、半導体層の内に′電流の通路となるチャンネ
ルが生成され、これによりソースとドレイン(6と6)
が導通することに由来する。tなわち、ゲ〜)2Id:
、−、t!Iiの弁のような作用をする〇 従来、この種の電界効果トランジスターとしては、半導
体層として、多結晶硅素(Si)を用いたもの、セレン
fヒカドミウム(CdSe)を用いたもの、硅素−水素
合金の非晶質半導体を用いたものがある。
上記のうち、前記半導体層として多m晶硅票(St )
を用い/ヒものは、製作過程において、約1000℃強
の熱処即が必要であり、従って、基板KVi高価な溶融
石英板を1吏う必要がある。従って、・企業化の土でこ
れは大きな障害となると思われる。
また、前記半導体層を構成する半導体として、セレン化
カドミウム(CdSe)や非晶質硅素−水素合金を用い
゛た電界効果トランジスターにおいては、常温での1o
oo時間の連続動作において、ドレイン電流は約16%
程度、あるいはそれ以上の減少を示す。
発明の目的 本発明は、1’20P’の1000時間の連続動作にお
いて、ドレイン電θ)Cの変化が10Lib以下である
ような、電界効果トランジスターを提供するものである
発明の構成 本発明の電界効果トランジスターは、絶縁性基板上に、
望化アルミニウム(ハIN)からなる半導体層またはア
ルミニウム(At)とガリウム(Ga)の合金の窒化物
からなる半導体層と、絶縁層と、ソース電極と、ゲート
電極と、ドレイン電極とを、具備してなるものであって
、これにより前記電界゛ 効果トランジスターの連続動
作時のドレイン4流の経時変化C特に減少)を少なくし
得るも、のである。
−本発明では、半導体層の構成物質として望化アルミー
ウム(AtN)を1吏うか、“又は、アルミニウム(A
t )とガリウム(+;−)の合金の窒化物(これ1偶
丁・6°・N ′!″1ief6 )’&It 5 、
: 、!:t%gとする。前記半導体層を析出させる方
法としては、スパッター蒸着法又は、イオン・グレーテ
ィング法が望ましい。スハノターー着において叫、ター
ゲットとして、アルミニウム(At)板、寸たけアルミ
ニウムCAt)板の上に窒化カリウム(+jaN)粉末
を部分的に積載したものをJ4Jい、アルゴン(Ar)
と窒素(N2)の混合雰囲気中で反応性スパッター蒸着
するのが望ましい。電界効果トランジスターにおいて、
前記半導体ノーの比抵抗が約1099−(7)以上であ
ることを要求する場合、前記スパッター蒸着における望
ましいターゲットは、アルミニウムCAL)板、又は、
アルミニウム(1’t)板の表面の約60%以下を望化
ガリウム(にaN)粉末で被覆したターゲットであ−・
た0基板は約300℃以上に保って、スパッター蒸着す
る方が、生成膜の透明性がよく、好ましいものであった
。また、イオンφブレーティング法のうちでも、クラス
ター・イオンビーム蒸着法が望ましい。
前記の方法で形成した半導体層、すなわち窒化アルミニ
ウム層(AtN層と称す)、又はアルミニウム(At 
)とガリウム(にa)の合金の菫化物の層(gtl−x
GaxN層と表記する)をX線回折実験で解析すると多
結晶であることがわかった。また、比抵抗は、AtN層
て1o9〜1o10Q−(7)、At1□G a xN
層の翳合I′、IX &こ依存するが、はぼ10’〜1
010Ω・arl 程度であった。
絶縁性基板として&、J: 、絶1イ性がりり、化学的
、熱的に安定であり、表面の平滑性に曖れていれば、特
に1間約はない。しかし、表示に使われ、光の透過性が
必須の場合は、石英板や、硅酸系ガラスが望ましい。
絶縁層としては、スパッターで形成した、二酸化硅素(
S i02 )、窒化硅素(Si3N4)、望化硼素(
BN)や、400℃の基板温度での化学蒸着法(CVD
法)で形成した二酸化硅素が望ましい。
ソース電極、ドレイン電極、ゲート電極は、金(Au)
やアルミニウム、モリブテン、クロム等使用し得る。
実施例の説明 まず、最初に本発明による電界効果トランジスターと比
較すべき、従来から明らかな電界効果トランジスター、
すなわち、半導体層として、セレン化カドミウム(Cd
Se)を使ったもの、非晶質硅素−水素合金を使ったも
のの製法e(ついて+ii]略に述べる。ここでは、前
記2種の電界効果トランジスターとも、第1図のような
構成を採用した。
CdSeを1更った電昇効果トランジスターでは、第1
図の基板1としてはコーニング社製ガラス#7o69を
使用し、ゲート20′iアルミニウムを常Tj+Aで蒸
着し、絶縁層3は二酸化硅素(j:+ 102)を10
0℃の下地加熱で高周波スパッター法で形成し、半導体
層4は99.99%純度の市販のCdSe粉末をソース
として部幅蒸着し、さらにソースとドレイン′電極5 
、6i・まクロムを蒸着して形成した。
各層のパターニングは、フォト・リソグラフィー法−や
エツチングによった。このあと、純化された窒素気流中
で370℃90分熱処理した0このあと、二酸化硅素(
S 102 )の保獲膜を、スパッター法で形成した。
非晶質硅素−水素合金を藺った電界効果トランジスタで
は、第1図の基板1はコーニング社製硼硅酸ガラス#7
059を使用し、ゲート2としてはクロム−金〜クロム
を順次蒸着して形成し、絶縁層3としてはプラズマ化学
蒸着法(プラズマCVD法)で水素を含有する璧化硅素
層を形成し、半導体層4としては同じく、プラズマ化学
蒸着法で非晶質硅素−水素合金から形成し、さらにソー
ス電極とドレイン電極6,6はアルミニウムを蒸着して
形成した。各層のパターニングは、フォト・リングラフ
イー法やリフトオフ及びエツチングによった0 さて、本発明の実施例について、図面を参照しながら説
明する。
第3図は本発明の実施例における電界効果トランジスタ
ーの構成断面図を示すものである。第3図において、1
1はガラス等の基板、12はゲート電極、13は絶縁層
、14はAtN層又はAt1.−xGaxN層、15.
16はノース電極及びドレイン電極、17は二酸化硅素
(5i02)等からなる保護層である。
まず、コーニング社製硼硅酸ガラス#7’059を脱脂
し、弗酸緩衝液に約6秒浸漬し、そのあと、純水で洗浄
、乾燥させる。つき゛に1000八膜厚のクロム(Cr
 )を電子ビーム蒸着し、そのあと、フォト・リソグラ
フィー法及びエツチングでもって、ゲート電極を形成す
る(第31図12)。このときのエツチング液としては
、33重、ft%の苛性ソーダ水溶液と、ヘキサ・ンア
ノ鉄(Ill)酸カリウム(K s F e (CN 
) e ) )の26重量係水溶液を容11゛比1:3
に混じた液を使用した。
つぎに、下地温度を約360℃にして、5mTorrの
アルゴン(Ar)雰囲気中で高周波スパッター法により
、膜厚約4000への二酸化硅素(S i02 )層を
形成して、絶縁層13を形成した。
使用した装置は、高周波マグネトロン・スパッター装置
であった〇 その1まの状態で、基板偏度を約350’Cに保ち、雰
囲気を真空度7mTorrの窒素(N2)とアルゴン(
Ar)の混合雰囲気(八r /N 2の容量比を30/
70 とした)に切換えて、約160o八膜厚のAtN
層(サンプル1に対応)とA14−、%jaxN層(サ
ンプル2に対応)を析出させた。サンプル1、すなわち
AtN析出時のターゲットとしては、99、999 %
のアルミニウムCAt)板を使った。
サンプル2に対応するターゲットとしては、第4図のよ
うな構成を有するターゲットを使用した。
第4図において、aはターゲットの溝成平面図、bは構
成断面図である。21 &;I、99.999 %のア
ルミニウム(At )板から、作られる。236−i、
前記アルミニウムCAL)板の−\こみに充てんされた
99.99%の市販の窒化ガリウム((jaN)粉末で
ある。なお、サンプル2におけるターゲットでは、前記
のへこみは、第4図aの如く、平面図において、約50
チの面積を占めるようになっている。
また、ブリ・スパッターば、約40分なされた。
さらに、同一チャンバーで、ターゲ7)及び雰囲気を前
述の絶縁層13の形成の状態に切換え、膜厚約1500
へのAIN層、又はAt1.−xGaxN層エツチング
のマスクのための二酸化硅素(S i02 )を形成す
る。
次に、フォト・リソグラフィー法で、レジスト・パター
ンを形成し、弗酸緩衝液でもって、前記マスクのための
二酸化硅素(S 102 )をパターニングする。この
弗酸緩衝液は、AtN層や、At、−、l;aXN層を
全く浸さなかった。つきに、130℃の熱リン酸をエツ
チング液として、AtN層やAt4.−xGaxN層を
パターニングして、第3図14の半導体層を得る。前記
熱リン酸は、基板のガラスや二酸化硅素(b 102 
)を侵さなかった。
つぎに、減圧化学蒸着装置(LPCVD装置6)で、膜
厚約1000への二酸化硅素(、b z 02 )を析
出させる。フォト・リソグラフィー法及び弗酸緩衝液の
エツチングにより、この二rv1.1ヒ硅素(S 10
2 )を微細加工して、ソース電極窓及びドレイン電極
ぜをあける。さらにアルミニウム(At)を約膜厚70
0o人析出させ、更に、フ]ト・リソグラフィー法及び
エツチングにより、ソース電極及びドレイン電極を得る
(第3図15.16)。かくして、電界効果トランジス
ターを「仔る。かくして侍られたサンプル1に対応する
A7N層の比抵抗は約4×10 Ω・tyrrであり、
サンプル2に対応するAt1.、xGaxN層の比抵抗
は約8×1080・口であった。また、X線回折実験の
結果、前記AtN層や前記At1−x”zN )fli
は多結晶からなっていた0 本実施例の電界効果トランジスターのチャネル長は10
 pm 、チャネルIIJ iJ: 250μmであっ
た。
サンプル1ではドレイン電圧40v1ゲート電圧−40
Vとしたとき、飽和ドレイン電流は約1μ八であり、こ
のときの相4Lコンダクタンスは約u、 015mSで
あった。また、サンプル2では、ドレイン電圧36v、
ゲート電圧は一40Vとしたとき、飽和ドレイン電流は
約2μAであり、このときの相互コンダクタンスは約0
. Oi 4m Sであった。ただし、前記すべての電
圧はソース電位を基準としたものである。
つぎに、第6図にドレイン電流の相対的時間変化すなわ
ち劣化を示す。サンプル1はaに、サンプル2はbに対
応する。この図は、周囲温度を120℃とし、連続動作
させた場合の変化を示す。
比較例として、従来より知られている、セレン化カドミ
ウム(CdSe)電界効果トランジスター(Cに対応)
や、非晶質硅素−水素合金・電界効果トランジスターの
結果(d[対応)も示す。
本実mmJにおける電界効果トランジスターは非常に優
れているのがよく判る。現実には、120℃の環境で使
われることは極めて稀であるけれども、第4図の条件は
一種の加速試験であり、信頼性に対する評価を与えるも
のである。
以上、本実施例では、逆スタツガ−型電界効果トランジ
スターについて述べてきたが、スタノガ型についても本
発明の効果は発揮される。
発明の効果 本発明の電界効果トランジスターは絶縁性基板上に窒化
アルミニウム(A411J)からなる半導体層または、
アルミニウムCAL)とガリウム(+−4a)の合金の
窒化物(At1−x(jaxN) からなる半導体層と
、絶縁層と、ノース電極と、ゲート電極と、ドレイン電
極とを具備してなるように構成したものであって、これ
により、安定な信頼性の高いものとなるものである。
【図面の簡単な説明】
第1図は従来の逆スタツガ−型電界効果トランジスター
の構成断面図、第2図は従来のスタノガー型1扛界効果
トランジスターの構成断面図、第3図1は本発明の実施
例における電界効果トランジスターの構成断面図、第4
図a &、l、本発明の実施例に係るスパッター・ター
ゲットの構成平面図、第4図すはその構成断面図、第6
図は本発明の実施例および従来例の電界効果トランジス
タのドレイン電流の経時変化を示す特性図である。 1・・・・・・基板、2・・・・・・ゲート電極、3・
・・・・絶縁層、4・・・・・・半導体層、6,6・・
・・・・ン〜ス電極とドレイン電極、11・・・・・・
基板、12・・・・・ゲート電極、13・・・・・・絶
縁層、14・・・・・・半導体層、15.16・・・・
・ソース電極とドレイン電極、17・・・・・・保護層
、21・・・・・・アルミニウム、22窒化ガリウム(
1−iaN)粉末。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名品 
1 図 ? 第 21!!1 74 /? 第 4 @ (a) tbノ 2

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板上に、窒化アルミニウムからなる半導体層ま
    たはアルミニウムとガリウムの合金の窒化物からなる半
    導体層と、絶縁層と、ソース電極と、ゲート電極と、ド
    レイン電極とを形成した電界効果トランジスター。
JP20032583A 1983-10-26 1983-10-26 電界効果トランジスタ− Pending JPS6092663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20032583A JPS6092663A (ja) 1983-10-26 1983-10-26 電界効果トランジスタ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20032583A JPS6092663A (ja) 1983-10-26 1983-10-26 電界効果トランジスタ−

Publications (1)

Publication Number Publication Date
JPS6092663A true JPS6092663A (ja) 1985-05-24

Family

ID=16422417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20032583A Pending JPS6092663A (ja) 1983-10-26 1983-10-26 電界効果トランジスタ−

Country Status (1)

Country Link
JP (1) JPS6092663A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131575A (ja) * 1985-12-03 1987-06-13 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US5034340A (en) * 1988-02-26 1991-07-23 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
US5055899A (en) * 1987-09-09 1991-10-08 Casio Computer Co., Ltd. Thin film transistor
US5137841A (en) * 1985-03-29 1992-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a thin film transistor using positive and negative photoresists
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137841A (en) * 1985-03-29 1992-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a thin film transistor using positive and negative photoresists
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
JPS62131575A (ja) * 1985-12-03 1987-06-13 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US5055899A (en) * 1987-09-09 1991-10-08 Casio Computer Co., Ltd. Thin film transistor
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
US5034340A (en) * 1988-02-26 1991-07-23 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
US5065202A (en) * 1988-02-26 1991-11-12 Seikosha Co., Ltd. Amorphous silicon thin film transistor array substrate and method for producing the same
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate

Similar Documents

Publication Publication Date Title
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JPS6092663A (ja) 電界効果トランジスタ−
JPS62131578A (ja) 薄膜トランジスタの製造方法
GB2087147A (en) Methods of manufacturing semiconductor devices
JPS6146068B2 (ja)
US4128681A (en) Method for producing an InSb thin film element
JPH03217059A (ja) 薄膜トランジスタ
JPS6088471A (ja) 電界効果トランジスタ
JPS60149173A (ja) 化合物半導体装置の製造方法
JPS59136971A (ja) 薄膜電界効果トランジスタの製造方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
JPS60110164A (ja) 薄膜電界効果トランジスタおよびその製造方法
Emmanuel et al. Barrier formation in lead-based tunnel junctions studied by surface techniques
JPS5948961A (ja) 半導体装置の製造方法
JPS59115561A (ja) 薄膜トランジスタの製造方法
JPS6132474A (ja) 薄膜トランジスタの製造方法
JPS61231765A (ja) 薄膜半導体装置の製造方法
JPS6246074B2 (ja)
JP2590607B2 (ja) 液晶表示装置の製造方法
JPS63133675A (ja) 薄膜トランジスタの製造方法
JPS6379381A (ja) 薄膜トランジスタ−
JPS61241976A (ja) 電界効果トランジスタ−の製造方法
JPS62272294A (ja) 薄膜トランジスタ−
JPH02132869A (ja) 超伝導微粒子薄膜の製造方法、その超伝導微粒子薄膜を用いた超伝導トランジスタ、およびその超伝導トランジスタの製造方法
JPS60157258A (ja) 薄膜トランジスタとその製造方法