JPH01149476A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH01149476A
JPH01149476A JP30902187A JP30902187A JPH01149476A JP H01149476 A JPH01149476 A JP H01149476A JP 30902187 A JP30902187 A JP 30902187A JP 30902187 A JP30902187 A JP 30902187A JP H01149476 A JPH01149476 A JP H01149476A
Authority
JP
Japan
Prior art keywords
thin film
oxygen
film transistor
film
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30902187A
Other languages
English (en)
Inventor
Kuni Ogawa
小川 久仁
Masaharu Terauchi
正治 寺内
Koji Nomura
幸治 野村
Mikihiko Nishitani
幹彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30902187A priority Critical patent/JPH01149476A/ja
Publication of JPH01149476A publication Critical patent/JPH01149476A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ゲート酸化膜に起因する薄膜トランジスタ特
性の不安定性が改良される薄膜トランジスタの製造方法
に関するものである。
従来の技術 半導体薄膜の一方の面上に形成した絶縁体層を介して前
記半導体薄膜に電圧を印加することにより、前記半導体
薄膜の電気伝導度を変調する薄膜トランジスタは、製造
プロセスが容易なこと、大面積化が可能なことなどの理
由により液晶やエレクトロルミネセンス素子を用いた表
示装置の駆動素子として近年、その研究開発が促進され
ている。このような薄膜トランジスタにおいて、最も重
要な点は、素子特性の変動がな(長時間にわたって安定
に動作することである。
薄膜トランジスタ特性の経時変化の原因としては、半導
体薄膜中あるいは半導体薄膜と絶縁体層との界面あるい
は絶縁体層中に生じた電子トラップによると考えられて
いる。この内、絶縁体層に生じた電子トラップは他の電
子トラップに比べてその数が多く、薄膜トランジスタ特
性のゆっくりとした経時変化の主たる要因であることが
例えばアプライド フィジックス(Applied  
Physics)誌23巻、327頁〜331頁(19
80年)に詳しく報ぜられている。
従来の方法の中で、比較的良好な絶縁体層の製造方法(
特開昭6l−168962)として、絶縁体層が酸化膜
例えばAl2O3の場合には、前記絶縁体層表面に十分
な酸素ガスを供給しつつイオンビームによりAIもしく
はA120Gをスパッタする方法がある。この方法によ
れば、その他の方法と比べ比較的酸素欠陥の少ない、す
なわち電子トラップの少ない酸化膜が形成される。しか
し、まだ薄膜トランジスタの長時間にわたる安定動作と
いう点では不十分であった。
発明が解決しようとする問題点 絶縁体層内部に電子トラップが多く存在したり、絶縁体
層の誘電損失が大きいと、半導体薄膜と絶縁体層との界
面に形成されたチャネル中を移動する電子が絶縁体層中
に引き込まれ、トラップに捕獲されてチャネル中の電子
の流れが不安定になったり、実効的なゲート電圧が変化
しドレイン電流が変動したりする。本発明の目的は、安
定な薄膜トランジスタ特性を有する素子を実現するため
、組成として化学量論的組成を有し、電子トラップとな
る欠陥が少なく低誘電損失の薄膜を絶縁体層に用いた薄
膜トランジスタを再現性よく製造する方法を提供するこ
とである。
問題点を解決するための手段 ソース及びドレイン電極を具備した半導体層とゲート電
極との間に介在するゲート絶縁体層を有する薄膜トラン
ジスタの製造方法において、前記ゲート絶縁体層を形成
する工程を、そのゲート絶縁体層を形成すべき基板表面
にガスおよび紫外光を照射しつつ、イオンビームで絶縁
体もしくは絶縁体を構成する金属あるいは半導体をスパ
ッタすることにより行う。
作用 酸素分子(02)は、波長が130nm−170nmの
紫外光を吸収して、金属や半導体原子との反応性が極め
て高い酸素原子ラジカル(0)となる。これらの酸素原
子ラジカルは酸素分子と再結合することによってオゾン
(03)となる。オゾンは波長が200nm〜300n
mの紫外光を吸収して、酸素原子ラジカルを再び生成す
る。このように、波長が1000m〜300nmの紫外
光を酸素ガスに照射することにより、その反応活性度を
極めて高くする事ができる。本発明の製造方法によれば
、絶縁体層が酸化膜、例えばAl2O3の場合には、ゲ
ート電極を形成した基板表面に酸素ガスおよび紫外光を
照射して、基板表面近傍に反応活性度の極めて高い酸素
ガスを十分に供給しつつイオンビームによりAIもしく
はA120Gをスパッタするため、基板表面には従来の
方法と比べてはるかに組成として化学量論的組成に近(
酸素欠陥の少ない、すなわち電子トラップの少ないゲー
ト酸化膜が形成される。
以上に述べた作用により本発明の製造方法による薄膜ト
ランジスタの経時変化特性は従来方法に比べて大幅に改
善されるわけである。
実施例 以下、本発明の一実施例を添付図面に基づいて説明する
第1図は本発明の薄膜トランジスタの製造方法の一実施
例を示す断面図である。
まずはじめに第1図Aに示すように、ガラス等の絶縁性
基板1上に、500A程度の膜厚を有するAIからなる
ゲート電極2を例えば真空蒸着法やホトリソグラフィ技
術を用いて所定の形状に作成する。
次に第1図Bに示すように、前記ゲート電極2を含む前
記絶縁性基板1上に例えばAl20CIで構成した10
0OA程度の膜厚を有するゲート絶縁体膜3をイオンビ
ームスパッタ法により形成する。
次に第1図Cに示すように、前記ゲート絶縁体膜3上に
周知のホトリソグラフィ技術を用いて所定の形状の半導
体層4、例えば1000 A程度の膜厚を有するCdS
e層、を例えば真空蒸着法を用いて形成する。続いて前
記半導体w7J4を含む領域に1000A程度の膜厚を
有するAIからなるソース及びドレイン電極5.6を例
えば真空蒸着法やホトリソグラフィ技術を用いて所定の
形状に作成する。
前記第1のゲート絶縁体膜3を作製するには、第2図に
示すように1O−4〜lo’Torrの真空雰囲気中で
イオンビーム装置21によりAr+またはO+またはこ
れらのイオンの混合されたビームをスパッタターゲット
22、例えばAI、もしくはAl20Gに、例えばビー
ム電圧が500V、ビーム電流が200m Aの条件で
照射して前記ターゲット22よりAtもしくはA1酸化
物をスパッタする。さらに酸素ガス導入口23、紫外光
源24により、前記基板1の表面に、酸素ガスおよび紫
外光を照射する。前記被スパツタ粒子が前記基板1に付
着し絶縁体膜3を形成する際に、紫外光を吸収して反応
活性度が高められた酸素ガスとの反応により十分な酸素
が供給されるため、組成として化学量論的組成に近(膜
中の酸素欠陥が非常に少ない緻密な絶縁体膜が得られる
わけである。
尚、上記実施例においては、ゲート絶縁体膜として酸化
膜を形成する場合について述べたが、窒化膜の場合でも
同様である。すなわち窒化膜例えばSi 3 N 4 
Qgの場合には、イオンビーム装置21によりAr+ま
たはN+またはこれらのイオンの混合されたビームをス
パッタターゲット22、例えばSiもしくはSi3N4
、に例えばビーム電圧が5oov、ビーム電流が50m
 Aの条件で照射して前記ターゲット22よりSiもし
くはSi酸化物をスパッタしつつ前記基板1の表面に、
窒素ガスおよび紫外光を照射する。この時、窒素に5%
程度の水素を添加したガスを用いる方が、より完全な窒
化膜を作製しやすい事もある。
第3図は各々、1200八程度の膜厚を有するSiO2
膜について、赤外吸収を測定した結果である。
SiO2膜の酸素欠陥が少ないほど赤外吸収のピークを
示す波数は太き(なる。例えば、SiOでは約1001
00O看、5iz03では約1040 cm −’ 、
S i酸化膜として、最も酸素欠陥が少なく優れた性質
を示すとされている熱酸化SiO2では約1087cm
−’に各々、赤外吸収のピークを有する。従来の紫外光
を照射しないイオンビームスパッタ法で作製したSiO
2では赤外吸収のピークは約1060cm’であるのに
対して、本発明の紫外光照射イオンビームスパッタ法作
製したSiO2では赤外吸収のピークは約1060cm
 ’に改善され、熱酸化SiO2に近いレベルの優れた
膜になっている事がわかる。
第4図は120OA程度の膜厚を有するA120G膜を
ゲート酸化膜とし、1000 A程度の膜厚を有するC
dSeを半導体層とする薄膜トランジスタに関して、A
120G膜を本発明の紫外光照射イオンビームスパッタ
法と従来の紫外光を照射しないイオンビームスパッタ法
とで作製した2種類の薄膜トランジスタのドレイン電流
(Id)の経時変化を示したものである。ゲート電圧、
ドレイン電圧をともにIOVとし、測定開始時のドレイ
ン電流をIdoとしている。第3図中、実線で示した本
発明の製造方法で作製した薄膜トランジスタの方が、I
d/Ido  の経時変化が小さいことが明らかである
。これは薄膜トランジスタのドレイン電流の長期間にわ
たるゆっくりした経時変化の主たる要因である酸化膜中
の電子トラップが非常に少ないことを意味している。
発明の効果 本発明の薄膜トランジスタの製造方法によれば、絶縁体
層中の電子トラップが非常に少ないゲート酸化膜を容易
に形成できるため、薄膜トランジスタの電気特性や安定
性を大きく改善することができ、各種表示装置やライン
センサの駆動等に広く利用できる。
【図面の簡単な説明】
第1図は本発明の一実施例における薄膜トランジスタの
製造方法を示す断面図、第2図は本発明のイオンビーム
スパッタ法を示す断面図、第3図は5iOz膜の膜質の
違いを示す図、第4図は薄膜トランジスタ特性の経時変
化を示す図である。 ■・・・・・絶縁性基板、2・・・・・ゲート電極、3
・・・・・ゲート絶縁体層、4・・・・・半導体層、5
.6・・・・・ソース及びドレイン電極、21・・・・
・イオンビーム装置、22・・・・・イオンビームスパ
ッタターゲット。 代理人の氏名 弁理士 中尾敏男 ほか1名第 1 口 12図 第3図 遺  gIC(CuJ−リ 第4図 it眸Fil’l Chrs)

Claims (3)

    【特許請求の範囲】
  1. (1)ソース及びドレイン電極を具備した半導体層とゲ
    ート電極との間にゲート絶縁体層を介在させた薄膜トラ
    ンジスタの製造方法において、前記ゲート絶縁体層を形
    成する工程が、そのゲート絶縁体層を形成すべき基板表
    面にガスおよび紫外光を照射しつつ、イオンビームで絶
    縁体もしくは絶縁体を構成する金属あるいは半導体をス
    パッタすることにより行われることを特徴とする薄膜ト
    ランジスタの製造方法。
  2. (2)ガスが酸素であり、形成される絶縁体層が酸化膜
    であることを特徴とする特許請求の範囲第1項記載の薄
    膜トランジスタの製造方法。
  3. (3)紫外光として、少なくとも130nm以上で30
    0nm以下の波長の光を含む事を特徴とする特許請求の
    範囲第1項または第2項記載の薄膜トランジスタの製造
    方法。
JP30902187A 1987-12-07 1987-12-07 薄膜トランジスタの製造方法 Pending JPH01149476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30902187A JPH01149476A (ja) 1987-12-07 1987-12-07 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30902187A JPH01149476A (ja) 1987-12-07 1987-12-07 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH01149476A true JPH01149476A (ja) 1989-06-12

Family

ID=17987924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30902187A Pending JPH01149476A (ja) 1987-12-07 1987-12-07 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH01149476A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231472A (ja) * 1990-02-06 1991-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231472A (ja) * 1990-02-06 1991-10-15 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film
US6960812B2 (en) 1990-02-06 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US7301211B2 (en) 1990-02-06 2007-11-27 Semiconductor Energy Laboratory Co. Ltd. Method of forming an oxide film

Similar Documents

Publication Publication Date Title
KR100283350B1 (ko) Mis 박막 반도체 디바이스
JP2585118B2 (ja) 薄膜トランジスタの作製方法
US6265327B1 (en) Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
US20020008286A1 (en) Thin film transistors and semiconductor device
JP3146113B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置
JPS58123771A (ja) 半導体素子
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH07235502A (ja) 半導体装置の製造方法
JP3491903B2 (ja) 薄膜半導体装置の製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JPH01149476A (ja) 薄膜トランジスタの製造方法
JPH023308B2 (ja)
JPH0682643B2 (ja) 表面処理方法
JP3221129B2 (ja) 半導体装置の製法
US4982251A (en) Semiconductor element
JPH0282578A (ja) 薄膜トランジスタの製造方法
JPH01171275A (ja) 薄膜トランジスタの製造方法
JPH01149474A (ja) 薄膜トランジスタの製造方法
JPS5898933A (ja) 半導体装置の製造方法
JPS61189669A (ja) 薄膜トランジスタの製造方法
JPH0367350B2 (ja)
JP3032542B2 (ja) 薄膜トランジスタの製造方法
JPS62204537A (ja) 薄膜トランジスタの製造方法
JPH0447970B2 (ja)
JPS6281060A (ja) 薄膜トランジスタ