JPS606097B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS606097B2 JPS606097B2 JP51087215A JP8721576A JPS606097B2 JP S606097 B2 JPS606097 B2 JP S606097B2 JP 51087215 A JP51087215 A JP 51087215A JP 8721576 A JP8721576 A JP 8721576A JP S606097 B2 JPS606097 B2 JP S606097B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode lines
- line
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
第１図は半導体装置の一例としての両方向整流装置を示
す回路図で、図中Ａ及びＢは交流入力端子、Ｃ及びＤは
出力端子、ａ〜ｄはそれぞれダイオードを示し、これら
のダイオードａ〜ｄによって出力端子Ｃ，Ｄ間には入力
端子Ａ，Ｂ間に加わる交流信号の方向に関係なく常に一
定方向の整流電圧が発生するものである。
す回路図で、図中Ａ及びＢは交流入力端子、Ｃ及びＤは
出力端子、ａ〜ｄはそれぞれダイオードを示し、これら
のダイオードａ〜ｄによって出力端子Ｃ，Ｄ間には入力
端子Ａ，Ｂ間に加わる交流信号の方向に関係なく常に一
定方向の整流電圧が発生するものである。
ところでこのような装置を製造するに当っては、通常、
ダイオードａ〜ｄのような個々の素子をケース（図示せ
ず）に組み込んだものを半田付け等により配線をする方
法が採られている。
ダイオードａ〜ｄのような個々の素子をケース（図示せ
ず）に組み込んだものを半田付け等により配線をする方
法が採られている。
しかしながらこのような方法では簡単に任意の素子を配
線することができるが、回路の高密度化「高周波数化に
は適さず、この場合には連続する１つの工程で素子およ
び配線を形成する等によりコンパクトにする必要がある
。第２図はこの種の改善された方法によって得られた第
１図に示したものと同機の回路をもつ半導体装置の構成
説明図で、図中１はｐ型基板、２はｎ型拡散層、３はｐ
型拡散層、４は絶縁層である。
線することができるが、回路の高密度化「高周波数化に
は適さず、この場合には連続する１つの工程で素子およ
び配線を形成する等によりコンパクトにする必要がある
。第２図はこの種の改善された方法によって得られた第
１図に示したものと同機の回路をもつ半導体装置の構成
説明図で、図中１はｐ型基板、２はｎ型拡散層、３はｐ
型拡散層、４は絶縁層である。
この場合、基板１と拡散層２相互は逆方向接合により分
離されており、また拡散層２，３相互によりダイオード
ａ〜ｄが形成されている。なお、Ａ及びＢな交流入力端
子、Ｃ及びＤは出力端子であること第１図の場合と同機
である。この例では、ダイオードａ〜ｄの配線は図示す
るように蒸着又はボンディング法により行われており、
この方法によれば装置のコンパクト化を行うことができ
るが、製造工程中にマスク合わせ、拡散、リード線形成
及びそれらの絶縁等複雑な工程を必要とする。
離されており、また拡散層２，３相互によりダイオード
ａ〜ｄが形成されている。なお、Ａ及びＢな交流入力端
子、Ｃ及びＤは出力端子であること第１図の場合と同機
である。この例では、ダイオードａ〜ｄの配線は図示す
るように蒸着又はボンディング法により行われており、
この方法によれば装置のコンパクト化を行うことができ
るが、製造工程中にマスク合わせ、拡散、リード線形成
及びそれらの絶縁等複雑な工程を必要とする。
しかも構成する回路が複雑になるほど工程数が極端に増
大し、また、配線は構成する回路（装置）毎にパターン
を変えて行わなければならない等の欠点があった。この
発明は上記のような欠点を除去するためになされたもの
で〜上下の電極ライン交差部分に半導体素子部及びオー
ミックス部を形成し、電極ラインの適宜個所を切断する
ことにより任意の配線が行われるというように簡単かつ
迅速に回路構成ができる半導体装置の製造方法を提供す
ることを目的とする。
大し、また、配線は構成する回路（装置）毎にパターン
を変えて行わなければならない等の欠点があった。この
発明は上記のような欠点を除去するためになされたもの
で〜上下の電極ライン交差部分に半導体素子部及びオー
ミックス部を形成し、電極ラインの適宜個所を切断する
ことにより任意の配線が行われるというように簡単かつ
迅速に回路構成ができる半導体装置の製造方法を提供す
ることを目的とする。
以下第３図ないし第７図を参照してこの発明の実施例を
説明する。
説明する。
第３図ａないしｃはこの発明による半導体装置の製造方
法の一実施例を製造工程順に示した断面図である。すな
わち「 まず、ｎ（又はｎ＋）型基板５及びｐ（又はｎ
）型層６によるｐ−ｎ接合ウェハ又はｎ−ｎ十ウェハ等
の積層半導体を用意する。この場合「 ｎ−ｎ＋ワヱハ
を用いれば金属と半導体障壁を利用したショットキ・バ
リャ’ダイオードが形成される。次に上記ウェハを「
これがｐ−ｎ型の場合はｎ側「ショットキ型の場合はｎ
十側を適当な厚みにエッチングし「この面にライン状に
オーミック電極の厚メッキを施し、複数の第１の電極ラ
インＴを形成する（第３図ａ参照）。
法の一実施例を製造工程順に示した断面図である。すな
わち「 まず、ｎ（又はｎ＋）型基板５及びｐ（又はｎ
）型層６によるｐ−ｎ接合ウェハ又はｎ−ｎ十ウェハ等
の積層半導体を用意する。この場合「 ｎ−ｎ＋ワヱハ
を用いれば金属と半導体障壁を利用したショットキ・バ
リャ’ダイオードが形成される。次に上記ウェハを「
これがｐ−ｎ型の場合はｎ側「ショットキ型の場合はｎ
十側を適当な厚みにエッチングし「この面にライン状に
オーミック電極の厚メッキを施し、複数の第１の電極ラ
インＴを形成する（第３図ａ参照）。
この実施例では〜各第１の電極ィン７は、その１本のラ
インに沿って細い部分と太い部分が一定間隔毎に交互に
繰り返すような形状になっている。その後「第１の電極
ライン７に直交するラインに沿って１の電極ライン７の
一本おきの交差部分をホトリン手段によって穿孔し、第
１の電極ライン了を上記交差部分においてその反対側か
らも露出させる（第３図ｂ参照）。
インに沿って細い部分と太い部分が一定間隔毎に交互に
繰り返すような形状になっている。その後「第１の電極
ライン７に直交するラインに沿って１の電極ライン７の
一本おきの交差部分をホトリン手段によって穿孔し、第
１の電極ライン了を上記交差部分においてその反対側か
らも露出させる（第３図ｂ参照）。
この場合、ウェハは十分薄いので第１の電極ライン７は
その反対側からも容易に確認でき、マスク合わせは容易
にできる。次に、ウェハのｐ側（ショットキ型の場合は
ｎ側）に、上述した第１の電極ライン７に直交するライ
ンに沿ってオーミック電極の厚メッキラインを施し、第
２の電極ライン８を形成する。
その反対側からも容易に確認でき、マスク合わせは容易
にできる。次に、ウェハのｐ側（ショットキ型の場合は
ｎ側）に、上述した第１の電極ライン７に直交するライ
ンに沿ってオーミック電極の厚メッキラインを施し、第
２の電極ライン８を形成する。
この際第３図ｃに示すように上記交差部分に穿設された
孔内にもメッキが施され「 ここでは第１及び第２の電
極ライン７，８が接続された状態となっている。また、
この実施例では、上下の交差するこれらのライン７，８
が第４図に示すように細い部分同志および太い部分同志
で交互に交差するようにマスク合わせを行っている。こ
のようにして直交する電極ライン７，８を形成した後、
ウェハをエッチングすると、電極ライン７，８とその上
下の交差部分のｐ−ｎ接合ダィオード又はショットキリ
ゞリア・ダイオード部分だけが残り（第３図ｃ参照）、
第４図に示すようにオーミック部分９とダイオード部分
１０が電極ラインを通してその交差部分に交互に形成さ
れる。
孔内にもメッキが施され「 ここでは第１及び第２の電
極ライン７，８が接続された状態となっている。また、
この実施例では、上下の交差するこれらのライン７，８
が第４図に示すように細い部分同志および太い部分同志
で交互に交差するようにマスク合わせを行っている。こ
のようにして直交する電極ライン７，８を形成した後、
ウェハをエッチングすると、電極ライン７，８とその上
下の交差部分のｐ−ｎ接合ダィオード又はショットキリ
ゞリア・ダイオード部分だけが残り（第３図ｃ参照）、
第４図に示すようにオーミック部分９とダイオード部分
１０が電極ラインを通してその交差部分に交互に形成さ
れる。
最後に、電極ライン７，８の不要部分を切り取りト第５
図に示す回路のように電極ライン７，８を残せば、オー
ミツク部分９を介して電流路を第２の電極ライン８（ｐ
側）から第１の電極ライン７（ｎ側）に反転させ、また
その逆を行ってダイオードａ〜ｄの結線を任意に変える
ことができ、第亀図，第２図で示したものと全く同様の
回路を形成することができる。
図に示す回路のように電極ライン７，８を残せば、オー
ミツク部分９を介して電流路を第２の電極ライン８（ｐ
側）から第１の電極ライン７（ｎ側）に反転させ、また
その逆を行ってダイオードａ〜ｄの結線を任意に変える
ことができ、第亀図，第２図で示したものと全く同様の
回路を形成することができる。
なお「第５図中Ａ及びＢは交流入力端子、Ｃ及びＤは出
力端子であり「入力端子Ａ，Ｂ間に加わる交流信号の方
向に関係なく出力端子Ｃ及びＤ間には常に一定方向の整
流電圧が発生する。また「 この工程は第３図ｃに示し
た工程中に行うようにしても良い。以上説明したように
この発明によれば「半導体素子間の種々の複雑な配線が
従釆のように拡散工程、リード線の間の絶縁等の複雑な
工程を経ることなく簡単、迅速に行うことができ、装置
を小型化することもできる。
力端子であり「入力端子Ａ，Ｂ間に加わる交流信号の方
向に関係なく出力端子Ｃ及びＤ間には常に一定方向の整
流電圧が発生する。また「 この工程は第３図ｃに示し
た工程中に行うようにしても良い。以上説明したように
この発明によれば「半導体素子間の種々の複雑な配線が
従釆のように拡散工程、リード線の間の絶縁等の複雑な
工程を経ることなく簡単、迅速に行うことができ、装置
を小型化することもできる。
しかも、より複雑な回路を形成する場合でも、特に新た
な工程を用いることなく任意に形成できる。また「高周
波数帯用の半導体装置を構成する場合、半導体素子をケ
ースに入れて使用するより、ビームリード型として直接
に半導体素子のリード線を回路を圧着することが好まし
いが、第１図に示した回路を第２図に示した従来例で構
成する場合にはケース内に必要数の半導体素子（４つの
ダイオード）を組み込んだ後にその間を金線でワィアボ
ンドする以外になくト好ましい結果が得られなかった。
これに対してこの発明によれば回路を全てビームリード
化でき、特に超高周波数帯用の装置に適用して顕著な効
果を有する。なお、上述実施例では、この発明を両方向
整流装置に適用した場合について説明したが、これのみ
に限られず、例えば第６図に示す回路構成をとればリミ
タとして用いることもできる。
な工程を用いることなく任意に形成できる。また「高周
波数帯用の半導体装置を構成する場合、半導体素子をケ
ースに入れて使用するより、ビームリード型として直接
に半導体素子のリード線を回路を圧着することが好まし
いが、第１図に示した回路を第２図に示した従来例で構
成する場合にはケース内に必要数の半導体素子（４つの
ダイオード）を組み込んだ後にその間を金線でワィアボ
ンドする以外になくト好ましい結果が得られなかった。
これに対してこの発明によれば回路を全てビームリード
化でき、特に超高周波数帯用の装置に適用して顕著な効
果を有する。なお、上述実施例では、この発明を両方向
整流装置に適用した場合について説明したが、これのみ
に限られず、例えば第６図に示す回路構成をとればリミ
タとして用いることもできる。
また、ダイオード部分をトランジスタに置き換えて第７
図に示すように形成し「リード線をコレクタ１１、ベー
ス１２、ェミッタ１３から取り出せばトランジスタにつ
いても種々の配線を簡単に行うことができる等上述実施
例の場合と同様の効果がある（第７図において４は絶縁
層、１，８は電極ラインである）。
図に示すように形成し「リード線をコレクタ１１、ベー
ス１２、ェミッタ１３から取り出せばトランジスタにつ
いても種々の配線を簡単に行うことができる等上述実施
例の場合と同様の効果がある（第７図において４は絶縁
層、１，８は電極ラインである）。
さらに、ダイオードやトランジスタ等の種々の半導体素
を任意に組み合わせることもできる。
を任意に組み合わせることもできる。
第１図に半導体装置の一例としての両方同整流装置の回
路図、第２図は従釆方法による同上整流装置の構成説明
図、第３図ａないしｃはこの発明による半導体装置の製
造方法を一例として上記整流装置に適用して製造工程順
に示した断面図、第４図は第３図ｃに示した半導体装置
の平面図、第５図は同装置の回路結線説明図、第６図及
び第７図は他の実施例を説明するための図である。 ５…ｎ（又はｎ＋）型基板、６…ｐ（又はｎ）型層、７
，８・・・第１，第２の電極ライン、９・・，オーミツ
ク部分「 １０・・・ダイオード部分、Ａ，Ｂ・・・交
流入力端子、Ｃ，Ｄ・・，出力端子、ａ〜ｄダイオード
。 第１図 第２図 第３図 第４図 第５図 第６図 第？図
路図、第２図は従釆方法による同上整流装置の構成説明
図、第３図ａないしｃはこの発明による半導体装置の製
造方法を一例として上記整流装置に適用して製造工程順
に示した断面図、第４図は第３図ｃに示した半導体装置
の平面図、第５図は同装置の回路結線説明図、第６図及
び第７図は他の実施例を説明するための図である。 ５…ｎ（又はｎ＋）型基板、６…ｐ（又はｎ）型層、７
，８・・・第１，第２の電極ライン、９・・，オーミツ
ク部分「 １０・・・ダイオード部分、Ａ，Ｂ・・・交
流入力端子、Ｃ，Ｄ・・，出力端子、ａ〜ｄダイオード
。 第１図 第２図 第３図 第４図 第５図 第６図 第？図
Claims (1)
- １ 複数の半導体素子に分離される半導体領域が形成さ
れた半導体基板の第１面に複数の第１の電極ラインを被
着する第１工程と、前記第１の電極ラインと第２ライン
との交差が予定される部分であってしかも前記各電極ラ
アンに沿って１つおきとなる前記交差部分において前記
半導体基板に前記第１の電極ラインに達する孔をあける
第２工程と、前記孔部を含む前記半導体基板の第２面に
前記第１の電極ラインと直交する方向に複数の前記第２
の電極ラインを被着する第３工程と、前記第１の電極ラ
インと前記第２の電極ラインとの交差部分が互いに分離
されるまで前基半導体基板をエツチングする第４工程と
、前記第１の電極ライン及び前記第２の電極ラインの適
宜箇所を切断して所定の配線とする第５工程とを具備す
ることを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51087215A JPS606097B2 (ja) | 1976-07-23 | 1976-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51087215A JPS606097B2 (ja) | 1976-07-23 | 1976-07-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5313883A JPS5313883A (en) | 1978-02-07 |
| JPS606097B2 true JPS606097B2 (ja) | 1985-02-15 |
Family
ID=13908691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51087215A Expired JPS606097B2 (ja) | 1976-07-23 | 1976-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606097B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4920101B2 (ja) * | 2010-06-28 | 2012-04-18 | 株式会社藤商事 | 弾球遊技機 |
| JP4920100B2 (ja) * | 2010-06-28 | 2012-04-18 | 株式会社藤商事 | 弾球遊技機 |
-
1976
- 1976-07-23 JP JP51087215A patent/JPS606097B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5313883A (en) | 1978-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| US5869357A (en) | Metallization and wire bonding process for manufacturing power semiconductor devices | |
| US4197631A (en) | Method of manufacturing semiconductor components | |
| US3449825A (en) | Fabrication of semiconductor devices | |
| JPS606097B2 (ja) | 半導体装置の製造方法 | |
| US6153921A (en) | Diode device | |
| JPH05102291A (ja) | 半導体装置およびその製造方法 | |
| US4152718A (en) | Semiconductor structure for millimeter waves | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| US3659156A (en) | Semiconductor device | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2993535B2 (ja) | 受光素子 | |
| JP2910456B2 (ja) | マスタースライス方式集積回路装置 | |
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 | |
| JPH104100A (ja) | 電子部品 | |
| JPH0122989B2 (ja) | ||
| KR20230065144A (ko) | 반도체 디바이스 및 그 제조 프로세스 | |
| JPH11186568A (ja) | 高耐圧ダイオードおよびその製造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JPH03147375A (ja) | 可変容量素子 | |
| JPS5911660A (ja) | 半導体集積回路装置 | |
| JPS60170978A (ja) | 半導体集積回路の製造方法 | |
| JPS63202942A (ja) | 半導体集積回路装置の製造方法 |