JPS63202942A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS63202942A JPS63202942A JP3643387A JP3643387A JPS63202942A JP S63202942 A JPS63202942 A JP S63202942A JP 3643387 A JP3643387 A JP 3643387A JP 3643387 A JP3643387 A JP 3643387A JP S63202942 A JPS63202942 A JP S63202942A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- shaped
- integrated circuit
- semiconductor integrated
- interlayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000012528 membrane Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に２
層配線構造を有するシリコンゲートＢｉ−ＣＭＯ３集積
回路装置の製造方法に関する。
層配線構造を有するシリコンゲートＢｉ−ＣＭＯ３集積
回路装置の製造方法に関する。
従来、シリコンゲートＢ ｉ−ＣＭＯ３集積回路装置は
、多結晶シリコン電極と配線用Ａｌ電極の層間膜として
ＰＳＧやＢＰＳＧといった膜を、バイポーラ部及びＣ−
Ｍ２Ｓ部に均一な膜厚で形成し、コンタクトホールは一
度で抜いていた為、コンタク１〜ホールの形状は、つぼ
状になっていた。
、多結晶シリコン電極と配線用Ａｌ電極の層間膜として
ＰＳＧやＢＰＳＧといった膜を、バイポーラ部及びＣ−
Ｍ２Ｓ部に均一な膜厚で形成し、コンタクトホールは一
度で抜いていた為、コンタク１〜ホールの形状は、つぼ
状になっていた。
上述した従来の構造では、層間膜に形成したコンタクト
ホールでのＡＩ！配線のステップカバレッジが悪く、特
に、２層配線構造にする場合、Ａｆｆ配線の膜厚を更に
薄くする必要がある為、バイポーラ部のように回路電流
が多く流れる部分では、電流密度が大になり断線といっ
た事故につながる。
ホールでのＡＩ！配線のステップカバレッジが悪く、特
に、２層配線構造にする場合、Ａｆｆ配線の膜厚を更に
薄くする必要がある為、バイポーラ部のように回路電流
が多く流れる部分では、電流密度が大になり断線といっ
た事故につながる。
従って、上記のような問題を考慮して、回路設計及びマ
スク設計を行なわねばならない為、設計に融通性がなく
なるといった欠点がある。
スク設計を行なわねばならない為、設計に融通性がなく
なるといった欠点がある。
本発明の目的は、Ａｆｆ配線のステップカバレッジを改
善し、２層配線構造にした場合の回路設計の融通性をよ
くすることができる半導体集積回路装置の製造方法を提
供することにある。
善し、２層配線構造にした場合の回路設計の融通性をよ
くすることができる半導体集積回路装置の製造方法を提
供することにある。
本発明の半導体集積回路装置の製造方法は、ＡＩ！配線
電極と多結晶シリコン電極との層間膜にＰＳＧやＢＰＳ
Ｇを用いた半導体集積回路装置の製造方法において、眉
間膜に形成するコンタクトホールを１度形成した後、該
コンタクトホール部に、前記コンタクトホールより大き
く、かつ前記層間膜厚の１／３〜２／３の深のホールを
形成することを特徴として構成される。
電極と多結晶シリコン電極との層間膜にＰＳＧやＢＰＳ
Ｇを用いた半導体集積回路装置の製造方法において、眉
間膜に形成するコンタクトホールを１度形成した後、該
コンタクトホール部に、前記コンタクトホールより大き
く、かつ前記層間膜厚の１／３〜２／３の深のホールを
形成することを特徴として構成される。
本発明によれば容易にコンタクトホールの形状を階段状
にすることができる。
にすることができる。
次に、本発明の実施例について図面を参照して説明する
。第１図（ａ）〜（ｄ）は、本発明の一実施例を説明す
るために工程順に示した半導体集積回路素子の断面図で
ある。
。第１図（ａ）〜（ｄ）は、本発明の一実施例を説明す
るために工程順に示した半導体集積回路素子の断面図で
ある。
まず、第１図（ａ）に示す様に、Ｐ型シリコン基板１の
上に形成されたＮ型のエピタキシャル層２の表面に、周
知の技術を用いてＮ Ｐ Ｎ Ｔ ｒや、ＭＯ８Ｔｒ等
の素子を形成する。ここで、３はＮ型埋込層、４はＰウ
ェル、５はベース領域、６はエミッタ領域、７はコンタ
クト用Ｎ型領域、８はソース・ドレイン領域、９は熱酸
化膜であって、エミッタ及びコレクタの引き出し電極１
０及びゲート電極１１は何れも多結晶シリコンを使って
おり、各々の膜厚は前者が約１０００人〜１５００人、
後者は、３５００人〜４５００人て°ある。
上に形成されたＮ型のエピタキシャル層２の表面に、周
知の技術を用いてＮ Ｐ Ｎ Ｔ ｒや、ＭＯ８Ｔｒ等
の素子を形成する。ここで、３はＮ型埋込層、４はＰウ
ェル、５はベース領域、６はエミッタ領域、７はコンタ
クト用Ｎ型領域、８はソース・ドレイン領域、９は熱酸
化膜であって、エミッタ及びコレクタの引き出し電極１
０及びゲート電極１１は何れも多結晶シリコンを使って
おり、各々の膜厚は前者が約１０００人〜１５００人、
後者は、３５００人〜４５００人て°ある。
次に、第１図（ｂ）に示す様に、層間膜であるＰＳＧ膜
１２を約０．８μｍ〜１．２μｍの厚さに気相成長によ
り形成する。
１２を約０．８μｍ〜１．２μｍの厚さに気相成長によ
り形成する。
次に、第１図（Ｃ）に示す様に、ホトエツチング法によ
り層間膜であるＰＳＧ膜１２を選択的にエツチングし、
コンタクトホール１３を形成する。
り層間膜であるＰＳＧ膜１２を選択的にエツチングし、
コンタクトホール１３を形成する。
次に、第１図（ｄ）に示す様に、既に形成したコンタク
トホール１３より大きく、眉間膜であるＰＳＧ膜１２の
半分の深さの第２のコンタクトホール１４をホトエツチ
ング法により形成する。この後、電極形成を行なうが、
この工程の説明は省略する。
トホール１３より大きく、眉間膜であるＰＳＧ膜１２の
半分の深さの第２のコンタクトホール１４をホトエツチ
ング法により形成する。この後、電極形成を行なうが、
この工程の説明は省略する。
以上説明したように本発明は半導体集積回路装置の製造
方法において、コンタクトホールを従来例と同様１度形
成した後、そのコンタクトホールより多少大きなコンタ
クトホールを眉間膜の厚さの１／３〜２／３の深さに形
成し、コンタクトホールの形状を階段状に形成すること
ができ、その結果、Ａｅ配線のステップカバレッジを改
善し、２層配線構造にした場合の回路設計及びマスク設
計の融通性がよくなるという効果がある。
方法において、コンタクトホールを従来例と同様１度形
成した後、そのコンタクトホールより多少大きなコンタ
クトホールを眉間膜の厚さの１／３〜２／３の深さに形
成し、コンタクトホールの形状を階段状に形成すること
ができ、その結果、Ａｅ配線のステップカバレッジを改
善し、２層配線構造にした場合の回路設計及びマスク設
計の融通性がよくなるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した半導体集積回路素子の断面図、第２
図は従来の製造方法により形成された半導体集積回路素
子の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ル層、３・・・Ｎ型埋込層、４・・・Ｐウェル、５・・
・ベ一ス領域、６・・・エミッタ領域、７・・・コンタ
クト用Ｎ型領域、８・・・ソース・ドレイン領域、９・
・・熱酸化膜、１０・・・引き出しく多結晶シリコン）
電極、１１・・・ゲー１− （多結晶シリコン）電極、
１２・・・ＰＳＧ膜、１３・・・コンタクトホール、１
４・・・第２コンタクトホール。 、＼ 代理人 弁理士 内 原 ＠、’、１１．．”：４’
””７＼、−、で
めに工程順に示した半導体集積回路素子の断面図、第２
図は従来の製造方法により形成された半導体集積回路素
子の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型エピタキシャ
ル層、３・・・Ｎ型埋込層、４・・・Ｐウェル、５・・
・ベ一ス領域、６・・・エミッタ領域、７・・・コンタ
クト用Ｎ型領域、８・・・ソース・ドレイン領域、９・
・・熱酸化膜、１０・・・引き出しく多結晶シリコン）
電極、１１・・・ゲー１− （多結晶シリコン）電極、
１２・・・ＰＳＧ膜、１３・・・コンタクトホール、１
４・・・第２コンタクトホール。 、＼ 代理人 弁理士 内 原 ＠、’、１１．．”：４’
””７＼、−、で
Claims (1)
- Ａｌ配線電極と多結晶シリコン電極との層間膜にＰＳ
ＧやＢＰＳＧを用いた半導体集積回路装置の製造方法に
おいて、層間膜に形成するコンタクトホールを１度形成
した後、該コンタクトホール部に、前記コンタクトホー
ルより大きく、かつ前記層間膜厚の１／３〜２／３の深
さのホールを形成することを特徴とする半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3643387A JPS63202942A (ja) | 1987-02-18 | 1987-02-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3643387A JPS63202942A (ja) | 1987-02-18 | 1987-02-18 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202942A true JPS63202942A (ja) | 1988-08-22 |
Family
ID=12469679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3643387A Pending JPS63202942A (ja) | 1987-02-18 | 1987-02-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202942A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558081A (en) * | 1978-07-03 | 1980-01-21 | Nec Corp | Multi-wiring semiconductor device |
| JPS5788725A (en) * | 1980-11-21 | 1982-06-02 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS60140720A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-02-18 JP JP3643387A patent/JPS63202942A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558081A (en) * | 1978-07-03 | 1980-01-21 | Nec Corp | Multi-wiring semiconductor device |
| JPS5788725A (en) * | 1980-11-21 | 1982-06-02 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS60140720A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| JPS63202942A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JP4599033B2 (ja) | Ｍｏｓゲート半導体デバイスの製造方法 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| JPH06168953A (ja) | バイポーラトランジスタ | |
| JPS5954257A (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS5942979B2 (ja) | 半導体装置の製造方法 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPH0120550B2 (ja) | ||
| JPS6336563A (ja) | トランジスタ製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPS5919374A (ja) | 半導体装置の製造方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JPH03296224A (ja) | バイポーラトランジスタ | |
| JPS6119168A (ja) | トランジスタの製造方法 | |
| JPH098132A (ja) | 半導体素子及びその製造方法 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS59168671A (ja) | 半導体装置の製造方法 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPH0396237A (ja) | 半導体装置の製造方法 |