JP2993535B2 - 受光素子 - Google Patents
受光素子Info
- Publication number
- JP2993535B2 JP2993535B2 JP3243391A JP24339191A JP2993535B2 JP 2993535 B2 JP2993535 B2 JP 2993535B2 JP 3243391 A JP3243391 A JP 3243391A JP 24339191 A JP24339191 A JP 24339191A JP 2993535 B2 JP2993535 B2 JP 2993535B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light
- receiving element
- diffusion layer
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、エンコーダーなどに
使用する主に集積回路としての受光素子の構成に関する
ものである。
使用する主に集積回路としての受光素子の構成に関する
ものである。
【０００２】
【従来の技術】図４に従来の受光素子の構成を示す。同
図（ａ）はその構造の平面（上面）図、（ｂ）は断面図
であり、（ｃ）は使用回路例、（ｄ）（ｅ）は出力波形
図である。同図で示すものは、集積回路を作製するとき
に同時に作りこむ受光素子の例であり、以下この図に従
って説明する。
図（ａ）はその構造の平面（上面）図、（ｂ）は断面図
であり、（ｃ）は使用回路例、（ｄ）（ｅ）は出力波形
図である。同図で示すものは、集積回路を作製するとき
に同時に作りこむ受光素子の例であり、以下この図に従
って説明する。
【０００３】図４（ａ）（ｂ）に示すようにその構造と
しては、半導体基板であるＰ型基板４上にＮ型エピタキ
シャル層（以下Ｎエピ層と略す）３を堆積し、アイソレ
ーション５により素子分離し、前記Ｎエピ層３内にＰ型
拡散層１とＮ型拡散層２とを形成する。即ち、同図
（ｂ）にダイオードの記号で示してあるように、Ｐ型拡
散層１がアノード、Ｎ型拡散層２がカソードとなるＰＮ
ジャンクションが形成される。これが受光部となること
は説明を要しないであろう。
しては、半導体基板であるＰ型基板４上にＮ型エピタキ
シャル層（以下Ｎエピ層と略す）３を堆積し、アイソレ
ーション５により素子分離し、前記Ｎエピ層３内にＰ型
拡散層１とＮ型拡散層２とを形成する。即ち、同図
（ｂ）にダイオードの記号で示してあるように、Ｐ型拡
散層１がアノード、Ｎ型拡散層２がカソードとなるＰＮ
ジャンクションが形成される。これが受光部となること
は説明を要しないであろう。
【０００４】このような受光素子を図４（ｃ）に示すよ
うに、同じゲインを持つアンプ（増幅器）７に接続し、
図５に示すような回転スリット板（円板上にスリットを
形成した受光試験装置）８を回転して光を周期的に当て
ると、電流ＩP が流れ、図３（ｄ）に示すようにある電
圧レベルＶ0 （本項では基準電圧と称す）を中心に、Ｖ
1 、Ｖ2 の出力が得られる。しかし、前記スリットの間
隔が狭くなり十分に光が遮断されないと、前記Ｖ1 、Ｖ
2 の出力は図４（ｅ）に示すようにＶ0 のレベルまで下
がらない状態となる。
うに、同じゲインを持つアンプ（増幅器）７に接続し、
図５に示すような回転スリット板（円板上にスリットを
形成した受光試験装置）８を回転して光を周期的に当て
ると、電流ＩP が流れ、図３（ｄ）に示すようにある電
圧レベルＶ0 （本項では基準電圧と称す）を中心に、Ｖ
1 、Ｖ2 の出力が得られる。しかし、前記スリットの間
隔が狭くなり十分に光が遮断されないと、前記Ｖ1 、Ｖ
2 の出力は図４（ｅ）に示すようにＶ0 のレベルまで下
がらない状態となる。
【０００５】
【発明が解決しようとする課題】前述したように、出力
が基準電圧レベルまで下がらない状態（図４（ｅ））に
なると、次段回路にコンパレータなどが接続されている
場合、出力Ｖ1 、Ｖ2 のコンパレートができない。
が基準電圧レベルまで下がらない状態（図４（ｅ））に
なると、次段回路にコンパレータなどが接続されている
場合、出力Ｖ1 、Ｖ2 のコンパレートができない。
【０００６】また、高温時（Ｔａ＞１００℃）には受光
部の暗電流により、Ｖ1 、Ｖ2 とも光が当たっていない
ときでもＶ0 レベルまで至らなくなり、いかにも光が当
たっているかのような様子を呈する。
部の暗電流により、Ｖ1 、Ｖ2 とも光が当たっていない
ときでもＶ0 レベルまで至らなくなり、いかにも光が当
たっているかのような様子を呈する。
【０００７】本発明は、前述のような出力レベルがシフ
トする欠点を除去するため、１つの受光素子内で双方向
に受光電流が流れるように構成し、安定した出力を得る
受光素子を提供することを目的とするものである。
トする欠点を除去するため、１つの受光素子内で双方向
に受光電流が流れるように構成し、安定した出力を得る
受光素子を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】前述の目的のために本発
明では、１つの受光素子内にアノードとカソードを２個
づつ設けて、それぞれで形成される受光部に流れる受光
電流が互いに逆方向に流れるように配線して１つの受光
素子とした。
明では、１つの受光素子内にアノードとカソードを２個
づつ設けて、それぞれで形成される受光部に流れる受光
電流が互いに逆方向に流れるように配線して１つの受光
素子とした。
【０００９】
【作用】本発明は、受光素子として前述のような構成と
したので、受光部の光の当たる部分により受光電流の向
きと大きさが決定され、双方向の向きをもつ受光電流を
得ることができる。従って基準電圧まで下がらない現象
は生じず安定した出力が得られ、次段回路への支障も発
生しない。
したので、受光部の光の当たる部分により受光電流の向
きと大きさが決定され、双方向の向きをもつ受光電流を
得ることができる。従って基準電圧まで下がらない現象
は生じず安定した出力が得られ、次段回路への支障も発
生しない。
【００１０】
【実施例】図１に本発明の第１の実施例を示す。同図
（ａ）（ｂ）は構造を示し、（ａ）は平面（上面）図、
（ｂ）は（ａ）図のＡ−Ａ断面図であり、（ｃ）は等価
回路図、（ｄ）は使用回路例、（ｅ）は出力波形図であ
る。以下、図に従って説明する。
（ａ）（ｂ）は構造を示し、（ａ）は平面（上面）図、
（ｂ）は（ａ）図のＡ−Ａ断面図であり、（ｃ）は等価
回路図、（ｄ）は使用回路例、（ｅ）は出力波形図であ
る。以下、図に従って説明する。
【００１１】本実施例の構造は図１（ａ）（ｂ）に示す
ように、半導体基板（Ｐ型）４上に形成したほぼ四角形
のＮエピ層３内の対向した２つのコーナー部にＮ型拡散
層２（カソード）を２個形成し、中央部にＰ型拡散層１
（アノード）を２個形成、つまり受光部が中央にくるよ
うにし、そしてこれらをＡｌ配線でそれぞれ接続し
ＶA 、ＶB ２つの出力端子を設けたものである。前記接
続は図１（ｃ）に示すように、第１のアノードと第２の
カソード、第１のカソードと第２のアノードを接続し、
それぞれＶA 、ＶB 端子に接続する。すると、２個のＮ
型拡散層（カソード）２の間にはＮ型エピ層３の比抵抗
に応じた抵抗が発生し、図１（ｃ）のような等価回路の
１つの受光素子となる。
ように、半導体基板（Ｐ型）４上に形成したほぼ四角形
のＮエピ層３内の対向した２つのコーナー部にＮ型拡散
層２（カソード）を２個形成し、中央部にＰ型拡散層１
（アノード）を２個形成、つまり受光部が中央にくるよ
うにし、そしてこれらをＡｌ配線でそれぞれ接続し
ＶA 、ＶB ２つの出力端子を設けたものである。前記接
続は図１（ｃ）に示すように、第１のアノードと第２の
カソード、第１のカソードと第２のアノードを接続し、
それぞれＶA 、ＶB 端子に接続する。すると、２個のＮ
型拡散層（カソード）２の間にはＮ型エピ層３の比抵抗
に応じた抵抗が発生し、図１（ｃ）のような等価回路の
１つの受光素子となる。
【００１２】前述のように構成した本実施例の受光素子
に、従来同様図４のような回転スリット板８を通して光
を照射する場合、光が図１（ｃ）に示した第１の受光部
に当たると電流ＩP1が図に示した方向に流れる。そし
て第２の受光部に光が当たるとＩP2が図のようにＩP1
とは逆方向に流れる。また、前記の受光部にまたが
って光が当たると前記電流ＩP1、ＩP2とは互いに相殺し
合う。
に、従来同様図４のような回転スリット板８を通して光
を照射する場合、光が図１（ｃ）に示した第１の受光部
に当たると電流ＩP1が図に示した方向に流れる。そし
て第２の受光部に光が当たるとＩP2が図のようにＩP1
とは逆方向に流れる。また、前記の受光部にまたが
って光が当たると前記電流ＩP1、ＩP2とは互いに相殺し
合う。
【００１３】従って、このような受光素子を図１（ｄ）
のように同じゲインをもつアンプ７に従来同様接続した
ときの各出力Ｖ1 、Ｖ2 は、前記回転スリット板８の回
転に伴い光が前記受光部、に順次当たり、図１
（ｅ）に示すようにＶ0 レベルを中心に互いに１８０°
の位相差を持つ出力が得られる。
のように同じゲインをもつアンプ７に従来同様接続した
ときの各出力Ｖ1 、Ｖ2 は、前記回転スリット板８の回
転に伴い光が前記受光部、に順次当たり、図１
（ｅ）に示すようにＶ0 レベルを中心に互いに１８０°
の位相差を持つ出力が得られる。
【００１４】即ち、コーナー部に近い部分（図１（ａ）
の左上、右下に近い部分）の受光部に光が当たると電圧
降下が生じ、中央部に光が当たると電流が前述したよう
に相殺され電圧降下は生じないので、従来のように出力
電圧がＶ0 まで下がらないといったことは生じない。
の左上、右下に近い部分）の受光部に光が当たると電圧
降下が生じ、中央部に光が当たると電流が前述したよう
に相殺され電圧降下は生じないので、従来のように出力
電圧がＶ0 まで下がらないといったことは生じない。
【００１５】図２は、本発明の第２の実施例の構成を示
すものであり、（ａ）はその構造の上面図、（ｂ）は等
価回路図である。
すものであり、（ａ）はその構造の上面図、（ｂ）は等
価回路図である。
【００１６】Ｎ型拡散層２（カソード）をＮエピ層３内
のコーナー部に配置して形成するのは第１の実施例と同
様であるが、中央のＰ型拡散層１（アノード）は１つと
し、図に示すように長さが長くなるようジグザグ状に形
成したものである。
のコーナー部に配置して形成するのは第１の実施例と同
様であるが、中央のＰ型拡散層１（アノード）は１つと
し、図に示すように長さが長くなるようジグザグ状に形
成したものである。
【００１７】このようにＰ型拡散層１を形成すると該拡
散層長が長くなり、その両端に設けたＶA 、ＶB 端子間
ではかなり大きい抵抗値（本実施例では約１０ＫΩ）と
なる。即ち、第１の実施例と実質等価となる。
散層長が長くなり、その両端に設けたＶA 、ＶB 端子間
ではかなり大きい抵抗値（本実施例では約１０ＫΩ）と
なる。即ち、第１の実施例と実質等価となる。
【００１８】また、Ｐ型拡散層１のジグザグ模様の間隔
は空乏層の拡がりにより決定し、この間に空乏層が十分
発生するようにする。
は空乏層の拡がりにより決定し、この間に空乏層が十分
発生するようにする。
【００１９】以上の構成の受光素子の等価回路を図２
（ｂ）に示す。前述したように第１の実施例と等価であ
るので、特に説明は要しないであろう。
（ｂ）に示す。前述したように第１の実施例と等価であ
るので、特に説明は要しないであろう。
【００２０】図３に本発明の第３の実施例を示し、以下
に説明する。同図（ａ）は本実施例の平面図であり、
（ｂ）はその等価回路図、（ｃ）はＩF −ＶF 特性を示
す図である。
に説明する。同図（ａ）は本実施例の平面図であり、
（ｂ）はその等価回路図、（ｃ）はＩF −ＶF 特性を示
す図である。
【００２１】この第３の実施例は、前記第２の実施例で
説明したジグザグ状のアノードであるＰ型拡散層１の間
隙のＮ型エピ層３に、Ｐ型層のアイソレーション（素子
分離帯）６を形成したものである。このようにすると第
２の実施例以上に前記アノードの抵抗を増すことができ
る。
説明したジグザグ状のアノードであるＰ型拡散層１の間
隙のＮ型エピ層３に、Ｐ型層のアイソレーション（素子
分離帯）６を形成したものである。このようにすると第
２の実施例以上に前記アノードの抵抗を増すことができ
る。
【００２２】このようなアイソレーション６を形成する
製法は、特別な技術を要するものではなく、周知のよう
に典型的なものとしてはバイポーラＩＣなどの製造でよ
く用いられるアイソレーション形成方法で充分である。
製法は、特別な技術を要するものではなく、周知のよう
に典型的なものとしてはバイポーラＩＣなどの製造でよ
く用いられるアイソレーション形成方法で充分である。
【００２３】以上のようにアイソレーション６をアノー
ド１の間隙に形成すると、Ｎエピ層３も細長い形状に伸
びたのと同様になり、第２の実施例より、より細く長い
アノード６を実質的に得られる。つまりその抵抗値が第
２の実施例より数倍増す。
ド１の間隙に形成すると、Ｎエピ層３も細長い形状に伸
びたのと同様になり、第２の実施例より、より細く長い
アノード６を実質的に得られる。つまりその抵抗値が第
２の実施例より数倍増す。
【００２４】従って、その等価回路は図３（ｂ）に示す
ように、第２の実施例の説明で図２（ｂ）に示したダイ
オード間の抵抗を殆ど無視してよい回路となり、その電
圧電流特性（ＩF −ＶF 特性）も図３（ｃ）に示すよう
に、抵抗分が殆ど見られない特性となる。
ように、第２の実施例の説明で図２（ｂ）に示したダイ
オード間の抵抗を殆ど無視してよい回路となり、その電
圧電流特性（ＩF −ＶF 特性）も図３（ｃ）に示すよう
に、抵抗分が殆ど見られない特性となる。
【００２５】つまり、２つの受光素子が完全に近く分離
され、受光電流を極めて効率よく取り出すことができ
る。
され、受光電流を極めて効率よく取り出すことができ
る。
【００２６】以上説明した実施例での受光素子の大きさ
は幅０．５mm口であり、またスリット板のスリットは幅
０．３mm、長さ３mmのものを使用した。
は幅０．５mm口であり、またスリット板のスリットは幅
０．３mm、長さ３mmのものを使用した。
【００２７】
【発明の効果】以上説明したように構成した本発明の受
光素子によれば、受光部の光の当たる部分により、受光
電流の向きと大きさが決定され、双方向の向きをもつ受
光電流を得ることができる。従って、従来のように基準
電圧Ｖ0 まで下がらないといった現象が発生しないの
で、次段回路に対する支障も生じず、例えばコンパレー
トが容易にかつ安定して行なえる。
光素子によれば、受光部の光の当たる部分により、受光
電流の向きと大きさが決定され、双方向の向きをもつ受
光電流を得ることができる。従って、従来のように基準
電圧Ｖ0 まで下がらないといった現象が発生しないの
で、次段回路に対する支障も生じず、例えばコンパレー
トが容易にかつ安定して行なえる。
【００２８】また、そのようにコンパレートなどが容易
にできることにより、１チップ内にＩＣと受光部とを容
易に集積化し得る。
にできることにより、１チップ内にＩＣと受光部とを容
易に集積化し得る。
【図１】本発明の第１の実施例説明図
【図２】本発明の第２の実施例説明図
【図３】本発明の第３の実施例説明図
【図４】従来例の説明図
【図５】回転スリット板構成図
１ Ｐ型拡散層 ２ Ｎ型拡散層 ３ Ｎ型エピタキシャル層 ４ Ｐ型基板 ５、６ アイソレーション ７ アンプ ８ 回転スリット板
Claims (1)
- 【請求項１】 半導体基板上に、２つのアノード機能を
持たせるための細長くジグザグ状の拡散層を少なくとも
１つと、該拡散層の間隙に該拡散層に接することなく形
成された分離層と、２つのカソード用拡散層と、それら
のアノードとカソードとで形成された２つの受光部と、
かつ該受光部が互いに受光電流が逆になるように接続さ
れて１つの受光素子とされていることを特徴とする受光
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3243391A JP2993535B2 (ja) | 1991-06-14 | 1991-09-24 | 受光素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-143422 | 1991-06-14 | ||
| JP14342291 | 1991-06-14 | ||
| JP3243391A JP2993535B2 (ja) | 1991-06-14 | 1991-09-24 | 受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555621A JPH0555621A (ja) | 1993-03-05 |
| JP2993535B2 true JP2993535B2 (ja) | 1999-12-20 |
Family
ID=26475157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3243391A Expired - Fee Related JP2993535B2 (ja) | 1991-06-14 | 1991-09-24 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993535B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2933870B2 (ja) * | 1995-04-05 | 1999-08-16 | 松下電子工業株式会社 | 光検出装置及びその製造方法 |
-
1991
- 1991-09-24 JP JP3243391A patent/JP2993535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0555621A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| JP2993535B2 (ja) | 受光素子 | |
| JP2791067B2 (ja) | モノリシック過電圧保護集合体 | |
| US4725791A (en) | Circuit utilizing resistors trimmed by metal migration | |
| KR19980071353A (ko) | 반도체 장치 | |
| JPH06151897A (ja) | ツェナーザップダイオード及びその作製方法 | |
| GB2106320A (en) | Semiconductor integrated injection logic circuit device and fabrication method thereof | |
| JPS5845830B2 (ja) | 集積回路とその製法 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JP2003115549A (ja) | 半導体集積回路装置 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| KR790001059B1 (ko) | 반도체 장치 | |
| JPS61129867A (ja) | 半導体装置 | |
| JP2000156509A (ja) | 多素子複合型ツェナーダイオード | |
| JPH1027356A (ja) | 光ピックアップ用信号処理装置及び光ピックアップ用半導体装置 | |
| JPH0126194B2 (ja) | ||
| JPH03284850A (ja) | 半導体装置 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPH0737976A (ja) | 半導体装置の素子領域分離構造とその形成方法 | |
| JPS6194378A (ja) | 半導体装置 | |
| JPH03219641A (ja) | 半導体装置 | |
| JPS59168663A (ja) | 半導体集積回路 | |
| JPS59210661A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |