JPS59168663A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS59168663A JPS59168663A JP58042914A JP4291483A JPS59168663A JP S59168663 A JPS59168663 A JP S59168663A JP 58042914 A JP58042914 A JP 58042914A JP 4291483 A JP4291483 A JP 4291483A JP S59168663 A JPS59168663 A JP S59168663A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- type
- type diffusion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000009792 diffusion process Methods 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「技術分野」
本発明は、電力用ＰＮＰ形トランジスタを含む半導体集
積回路に関する。
積回路に関する。
「従来技術」
電力用ＮＰＮ形トランジスタを含む半導体集積回路とし
て、例えば第１図のものが知られている。
て、例えば第１図のものが知られている。
図面には、電力用ＮＰＮ形トランジスタの他に小信号ト
ランジスタと抵抗を記している。まず電力用ＮＰＮトラ
ンジスタについて説明すると、（１）はコレクタ低抵抗
領域。（２）はコレクタ高抵抗領域、（５）は領域（２
）と同様のＮ−形領域、（６ａ）はベース領域、（７ａ
）はエミツク領域、（１０ａ）（１０ｂ）（１０ｃ）は
電極である。小信号トランジスタについて説明すると、
（４ａ）はコレクタ低抵抗領域。（４ａ）の上部の（５
）はコレクタ高抵抗領域。（７ｂ）はコレクタ引出し領
域、（８ａ）はベース領域、（９）はエミツタ領域、（
１０ｄ）（１０ｅ）（１０ｆ）は電極である。
ランジスタと抵抗を記している。まず電力用ＮＰＮトラ
ンジスタについて説明すると、（１）はコレクタ低抵抗
領域。（２）はコレクタ高抵抗領域、（５）は領域（２
）と同様のＮ−形領域、（６ａ）はベース領域、（７ａ
）はエミツク領域、（１０ａ）（１０ｂ）（１０ｃ）は
電極である。小信号トランジスタについて説明すると、
（４ａ）はコレクタ低抵抗領域。（４ａ）の上部の（５
）はコレクタ高抵抗領域。（７ｂ）はコレクタ引出し領
域、（８ａ）はベース領域、（９）はエミツタ領域、（
１０ｄ）（１０ｅ）（１０ｆ）は電極である。
抵抗について説明すると、（４ｂ）は寄生もれ電流防止
領域。（８ｂ）は抵抗領域、（１０ｇ）（１０ｌ）は電
極である。（３）（６ｂ）は小信号トランジスタおよび
抵抗を電気的に独立させるための分離領域である。
領域。（８ｂ）は抵抗領域、（１０ｇ）（１０ｌ）は電
極である。（３）（６ｂ）は小信号トランジスタおよび
抵抗を電気的に独立させるための分離領域である。
しかし、電力用ＰＮＰ形トランジスタとその他の回路素
子を集積化したい場合、単に上記の構造の導電形を逆に
したのでは、電気的に独立したその他の回路素子を作り
込むのが困難である。また、領域（２）（５）は通常エ
ピタキシヤル成長により形成される領域であり、領域（
５）の表面側は結晶欠陥が多くなることが避けられない
。このことは、電力用ＮＰＮ形トランジスタの耐圧不足
による半導体集積回路の製造歩留りの低下をまねいてし
まう、このため、電力用ＮＰＮ形トランジスタのエミツ
タ領域およびベース領域を領域（２）に作り込む構造も
考えられている。しかしこの構造では、電流増幅率が高
くなりすぎてしまうなど、通常必要とされる特性を得る
のが困難であつた。
子を集積化したい場合、単に上記の構造の導電形を逆に
したのでは、電気的に独立したその他の回路素子を作り
込むのが困難である。また、領域（２）（５）は通常エ
ピタキシヤル成長により形成される領域であり、領域（
５）の表面側は結晶欠陥が多くなることが避けられない
。このことは、電力用ＮＰＮ形トランジスタの耐圧不足
による半導体集積回路の製造歩留りの低下をまねいてし
まう、このため、電力用ＮＰＮ形トランジスタのエミツ
タ領域およびベース領域を領域（２）に作り込む構造も
考えられている。しかしこの構造では、電流増幅率が高
くなりすぎてしまうなど、通常必要とされる特性を得る
のが困難であつた。
「発明の目的」
本発明は上記従来の課題を解決するためのもので、電気
的特性の良好な電力用ＰＮＰ形トランジスタを含む半導
体集積回路を提供することを目的とする。
的特性の良好な電力用ＰＮＰ形トランジスタを含む半導
体集積回路を提供することを目的とする。
「実施例」
以下、図面に基づいて本発明を説明する。
第２図〜第１０図は本発明の１実施例に係る半導体集積
回路を製造工程に沿つて説明するためのものである。
回路を製造工程に沿つて説明するためのものである。
まず、第２図に示すように、Ｐ＋形シリコン領域（１１
）の上にＰ−形シリコン領域（１２）をエピタキシヤル
成長により形成する。
）の上にＰ−形シリコン領域（１２）をエピタキシヤル
成長により形成する。
次に第３図に示すように、互いに独立したＮ形拡散領域
（１３ａ）（１３ｂ）を同時に形成する。
（１３ａ）（１３ｂ）を同時に形成する。
次に第４図に示すように、領域（１３ｂ）を環状に囲ん
だＰ形拡散領域（１５ａ）と、領域（１３ｂ）に囲まれ
たＰ形拡散領域（１５ｂ）を同時に形成する。
だＰ形拡散領域（１５ａ）と、領域（１３ｂ）に囲まれ
たＰ形拡散領域（１５ｂ）を同時に形成する。
次に第５図に示すように、領域（１５ｂ）に囲まれ、互
いに独立したＮ＋形拡散領域（１６ａ）（１６ｂ）を同
時に形成する。
いに独立したＮ＋形拡散領域（１６ａ）（１６ｂ）を同
時に形成する。
次に第６図に示すように、領域（１２）の上にＮ−形シ
リコン領域（１７）をエピタキシヤル成長により形成す
る。
リコン領域（１７）をエピタキシヤル成長により形成す
る。
次に第７図に示すように、Ｐ＋形拡散領域（１８ａ）（
１８ｂ）（１８ｃ）を同時に形成する。このとき、領域
（１８ａ）は少なくとも最終段階において領域（１３ａ
）に連結する。領域（１８ｂ）は領域（１５ａ）と少な
くとも最終段階において連結して、その下部に領域（１
３ｂ）を有する領域（１７）の一部を環状に囲む。領域
（１８ｃ）は、領域（１５ｂ）と少なくとも最終段階に
おいて連結して、その下部に領域（１６ａ）を有する領
域（１７）の一部とその下部に領域（１６ｂ）を有する
領域（１７）の一部をそれぞれ環状に囲む。
１８ｂ）（１８ｃ）を同時に形成する。このとき、領域
（１８ａ）は少なくとも最終段階において領域（１３ａ
）に連結する。領域（１８ｂ）は領域（１５ａ）と少な
くとも最終段階において連結して、その下部に領域（１
３ｂ）を有する領域（１７）の一部を環状に囲む。領域
（１８ｃ）は、領域（１５ｂ）と少なくとも最終段階に
おいて連結して、その下部に領域（１６ａ）を有する領
域（１７）の一部とその下部に領域（１６ｂ）を有する
領域（１７）の一部をそれぞれ環状に囲む。
次に第８図に示すように、Ｎ＋形拡散領域（１９ａ）（
１９ｂ）を同時に形成する。領域（１９ｃ）は、その底
部が領域（１３ａ）に少なくとも最終段階において連結
し、その側部は領域（１８ａ）を環状に囲むように領域
（１８ａ）に連結する。領域（１９ｂ）は領域（１６ａ
）に少なくとも最終段階において連結する。
１９ｂ）を同時に形成する。領域（１９ｃ）は、その底
部が領域（１３ａ）に少なくとも最終段階において連結
し、その側部は領域（１８ａ）を環状に囲むように領域
（１８ａ）に連結する。領域（１９ｂ）は領域（１６ａ
）に少なくとも最終段階において連結する。
次に第９図に示すように、まず領域（１６ａ）（１６ｂ
）の上部の領域（１７）にそれぞれＰ形拡散領域（２０
ａ）（２０ｂ）を形成し、続いて領域（２０ａ）にＮ＋
形拡散領域（２１）を形成する。
）の上部の領域（１７）にそれぞれＰ形拡散領域（２０
ａ）（２０ｂ）を形成し、続いて領域（２０ａ）にＮ＋
形拡散領域（２１）を形成する。
最後に第１０図に示すように、電極（２２ａ）〜（２２
ｉ）を形成する。（２３）はＳｉＯ２膜である。
ｉ）を形成する。（２３）はＳｉＯ２膜である。
第１０図において、電力用ＰＮＰ形トランジスタの部分
について説明すると、（１１）はコレクタ低抵抗領域、
（１２）はコレクタ高抵抗領域、（１３ａ）および（１
９ａ）の周囲の（１７）はベース領域、（１９ａ）はベ
ース引出し領域、（１８ａ）はエミツタ領域、（２２ａ
）（２２ｂ）（２２ｃ）はコレクタ、ベース、エミツタ
の各電極である。
について説明すると、（１１）はコレクタ低抵抗領域、
（１２）はコレクタ高抵抗領域、（１３ａ）および（１
９ａ）の周囲の（１７）はベース領域、（１９ａ）はベ
ース引出し領域、（１８ａ）はエミツタ領域、（２２ａ
）（２２ｂ）（２２ｃ）はコレクタ、ベース、エミツタ
の各電極である。
第１０図ではその他にＮＰＮトランジスタと抵抗が各１
個形成されている。このＮＰＮ形トランジスタについて
は、（１６ａ）はコレクタ低抵抗領域、（１６ａ）の上
の（１７）はコレクタ高抵抗領域、（１９ｂ）はコレク
タ引出し領域、（２０ａ）はベース領域、（２１）はエ
ミツタ領域、（２２ｄ）（２２ｃ）（２２ｆ）はコレク
タ、ベース、エミツタの各電極である。また抵抗につい
ては、（１６ｂ）は寄生もれ電流防止領域、（２０ｂ）
は抵抗領域、（２２ｇ）（２２ｈ）が抵抗用の電極であ
る。
個形成されている。このＮＰＮ形トランジスタについて
は、（１６ａ）はコレクタ低抵抗領域、（１６ａ）の上
の（１７）はコレクタ高抵抗領域、（１９ｂ）はコレク
タ引出し領域、（２０ａ）はベース領域、（２１）はエ
ミツタ領域、（２２ｄ）（２２ｃ）（２２ｆ）はコレク
タ、ベース、エミツタの各電極である。また抵抗につい
ては、（１６ｂ）は寄生もれ電流防止領域、（２０ｂ）
は抵抗領域、（２２ｇ）（２２ｈ）が抵抗用の電極であ
る。
領域（１８ｂ）（１５ａ）は、これらによつて囲まれて
いる領域（１７）の一部を電力用ＰＮＰ形トランジスタ
のベース領域から電気的に独立させるための分離領域で
ある。また、領域（１８ｃ）（１５ｂ）は、領域（１３
ｂ）があることによつて、領域（１８ｃ）に囲まれた領
域（１７）の一部に形成されているＮＰＮ形トランジス
タと抵抗を電気的に独立させるための分離領域である。
いる領域（１７）の一部を電力用ＰＮＰ形トランジスタ
のベース領域から電気的に独立させるための分離領域で
ある。また、領域（１８ｃ）（１５ｂ）は、領域（１３
ｂ）があることによつて、領域（１８ｃ）に囲まれた領
域（１７）の一部に形成されているＮＰＮ形トランジス
タと抵抗を電気的に独立させるための分離領域である。
領域（１８ｃ）（１５ｂ）は、通常、電極（２２ｉ）に
よつて接地される。
よつて接地される。
なお、領域（１８ａ）と領域（１３ａ）の間、および領
域（１８ａ）と領域（１９ａ）の間には、それぞれ領域
（１７ｂ）を残存させるようにしてもよい、領域（１８
ｂ）（１５ａ）は、電力用ＰＮＰトランジスタの形成領
域を包囲するように形成してもよい。すなわち、領域（
１９ａ）を環状に囲むように形成したものでも、電力用
ＰＮＰ形トランジスタのベース領域からの分離領域とし
ては同じ働きをする。また、領域（１２）と領域（１７
）の間のＰＮ接合が逆バイアスされるような回路として
用いるときには、領域（１８ｂ）で囲まれた領域（１７
）の一部は電気的に独立するので、領域（１３ｂ）（１
５ｂ）（１８ｃ）の形成は必要ない。すなわち、領域（
１８ｂ）で囲まれた領域（１７）の一部を２個（実際に
は多数個）形成し、それぞれにＮＰＮ形トランジスタと
抵抗を形成すればよい。
域（１８ａ）と領域（１９ａ）の間には、それぞれ領域
（１７ｂ）を残存させるようにしてもよい、領域（１８
ｂ）（１５ａ）は、電力用ＰＮＰトランジスタの形成領
域を包囲するように形成してもよい。すなわち、領域（
１９ａ）を環状に囲むように形成したものでも、電力用
ＰＮＰ形トランジスタのベース領域からの分離領域とし
ては同じ働きをする。また、領域（１２）と領域（１７
）の間のＰＮ接合が逆バイアスされるような回路として
用いるときには、領域（１８ｂ）で囲まれた領域（１７
）の一部は電気的に独立するので、領域（１３ｂ）（１
５ｂ）（１８ｃ）の形成は必要ない。すなわち、領域（
１８ｂ）で囲まれた領域（１７）の一部を２個（実際に
は多数個）形成し、それぞれにＮＰＮ形トランジスタと
抵抗を形成すればよい。
「発明の効果」
本発明によれば、電力用ＰＮＰ形トランジスタを含む半
導体集積回路を実現することができ、例えばＰＮＰ形ト
ランジスタをメインスイツチとする低損失の電圧レギユ
レータを構成することができる。
導体集積回路を実現することができ、例えばＰＮＰ形ト
ランジスタをメインスイツチとする低損失の電圧レギユ
レータを構成することができる。
また、電力用ＰＮＰ形トランジスタの活性領域の主要部
が、結晶欠陥の少ない内部領域に形成されるため、耐圧
不足等が回避され、製造歩留りが大幅に向上する。また
、この電力用ＰＮＰ形トランジスタは、ベース領域の不
純物濃度がエミツタ領域から少し離れたところにピーク
を持つ分布となつてエミツタ注入効率が高くなるため、
比較的広いベース幅としても十分に大きい電流増幅率を
得ることができる。したがつて、大きい電流増幅率を得
たい場合や、ベース幅を広くして破壊耐量を大きくした
い場合に好都合である。
が、結晶欠陥の少ない内部領域に形成されるため、耐圧
不足等が回避され、製造歩留りが大幅に向上する。また
、この電力用ＰＮＰ形トランジスタは、ベース領域の不
純物濃度がエミツタ領域から少し離れたところにピーク
を持つ分布となつてエミツタ注入効率が高くなるため、
比較的広いベース幅としても十分に大きい電流増幅率を
得ることができる。したがつて、大きい電流増幅率を得
たい場合や、ベース幅を広くして破壊耐量を大きくした
い場合に好都合である。
第１図は従来の半導体集積回路を示す断面図である。第
２図〜第１０図は本発明の実施例に係る半導体集積回路
を製造工程順に示す断面図である。 第１０図において、（１１）……第１半導体領域、（１
２）……第２半導体領域、（１７）……第３半導体領域
、（１３ａ）……第４半導体領域、（１９ａ）……第５
半導体領域、（１８ａ）……第６半導体領域、（１８ｂ
）と（１５ａ）……第７半導体領域 特許出願人 サンケン電気株式会社
２図〜第１０図は本発明の実施例に係る半導体集積回路
を製造工程順に示す断面図である。 第１０図において、（１１）……第１半導体領域、（１
２）……第２半導体領域、（１７）……第３半導体領域
、（１３ａ）……第４半導体領域、（１９ａ）……第５
半導体領域、（１８ａ）……第６半導体領域、（１８ｂ
）と（１５ａ）……第７半導体領域 特許出願人 サンケン電気株式会社
Claims (1)
- （１）Ｐ形で低抵抗の第１半導体領域と、前記第１半導
体領域に隣接するＰ形で高抵抗の第２半導体領域と、 前記第２半導体領域に隣接するＮ形で高抵抗の第３半導
体領域と、前記第２半導体領域から前記第３半導体領域
にまたがる埋込層として形成されたＮ形の第４半導体領
域と、 前記第３半導体領域の表面から前記第４半導体領域に達
し、前記第３半導体領域の一部を環状に囲むように形成
されたＮ形で低抵抗の第５半導体領域と、 前記第５半導体領域によつて囲まれた前記第３半導体領
域の一部に、前記第４半導体領域および前記第５半導体
領域との間に前記第３半導体領域が残存または非残存の
状態で前記第３半導体領域の表面から前記第４半導体領
域に伸びるＰ形の第６半導体領域と、前記第３半導体領
域の表面から前記第２半導体領域に達し、前記第５半導
体領域によつて回まれていない前記第３半導体領域の一
部を前記第４半導体領域および前記第５半導体領域から
分離するように形成されたＰ形の第７半導体領域と、前
記第７半導体領域によつて分断された前記第３半導体領
域の一部を利用して形成された半導体回路素子と、 前記第１半導体領域に接続されたＰＮＰ形トランジスタ
のコレクタ電極と、 前記第５半導体領域に接続された前記ＰＮＰ形トランジ
スタのベース電極と、 前記第６半導体領域に接続された前記ＰＮＰ形トランジ
スタのエミツタ電極と、 を少なくとも有する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042914A JPS59168663A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58042914A JPS59168663A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59168663A true JPS59168663A (ja) | 1984-09-22 |
| JPS6252466B2 JPS6252466B2 (ja) | 1987-11-05 |
Family
ID=12649285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58042914A Granted JPS59168663A (ja) | 1983-03-14 | 1983-03-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59168663A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0245047U (ja) * | 1988-09-22 | 1990-03-28 |
-
1983
- 1983-03-14 JP JP58042914A patent/JPS59168663A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252466B2 (ja) | 1987-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US5376821A (en) | Integrated emitter switching configuration using bipolar transistors | |
| JP2700180B2 (ja) | ｐｎｐ型の縦型孤立コレクタトランジスタ | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPH06104459A (ja) | 半導体装置 | |
| WO1984001053A1 (en) | Semiconductor device | |
| JPS60263461A (ja) | 高耐圧縦形トランジスタ装置およびその製造方法 | |
| JPS59168663A (ja) | 半導体集積回路 | |
| JPS5917544B2 (ja) | 半導体集積回路 | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| US5866461A (en) | Method for forming an integrated emitter switching configuration using bipolar transistors | |
| JPS6133261B2 (ja) | ||
| JPH055373B2 (ja) | ||
| JPS5990957A (ja) | ラテラルｐｎｐトランジスタとその製造方法 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JPS61150383A (ja) | 半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0583190B2 (ja) | ||
| JPS601843A (ja) | 半導体集積回路 | |
| JPS6348189B2 (ja) | ||
| JPS6167255A (ja) | 半導体装置の製造方法 | |
| KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JPH0474478A (ja) | ダイオード |