JPS6059857A - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JPS6059857A JPS6059857A JP58168717A JP16871783A JPS6059857A JP S6059857 A JPS6059857 A JP S6059857A JP 58168717 A JP58168717 A JP 58168717A JP 16871783 A JP16871783 A JP 16871783A JP S6059857 A JPS6059857 A JP S6059857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は電話その他の交換機に使用される加入者回路に
関する。
関する。
特に、加入者回路の通話電流供給回路に関する。
従来の電子化された加入者回路は、第１図に示すように
、給電用トランジスタのコレクタが直接に出力端子１．
２に接続され、そのエミッタは給電用抵抗３．４を介し
て給電電源端子６および共通電位に接続されて、そのヘ
ースは給電トランジスタ駆動用電圧増幅器の出力に接続
されている。
、給電用トランジスタのコレクタが直接に出力端子１．
２に接続され、そのエミッタは給電用抵抗３．４を介し
て給電電源端子６および共通電位に接続されて、そのヘ
ースは給電トランジスタ駆動用電圧増幅器の出力に接続
されている。
また、端子間電圧検出を行う差動入力電圧増幅器７の出
力には、給電インピダンスを合成するように演算を行う
演算回路８が接続されていて、この回路の出力が給電ト
ランジスタ駆動用電圧増幅器９１．９２に入力して帰還
回路を構成していた。
力には、給電インピダンスを合成するように演算を行う
演算回路８が接続されていて、この回路の出力が給電ト
ランジスタ駆動用電圧増幅器９１．９２に入力して帰還
回路を構成していた。
この回路構成では、回線に交流誘導が発生してループ電
流以上のタテ電流が線路に流れると、給電用トランジス
タは一方向にしか電流を流すことができないので、この
タテ電流を吸収することができずにノイズを発生する原
・因になる欠点があった。
流以上のタテ電流が線路に流れると、給電用トランジス
タは一方向にしか電流を流すことができないので、この
タテ電流を吸収することができずにノイズを発生する原
・因になる欠点があった。
それに加えて、従来の方式では、加入者側装置のオン・
フック時にはループ電流が流れないために給電用抵抗３
．４に電流が流れず、したがって出力端子１．２と給電
電源の間に電圧降下が生じない。このために端子間電圧
はほぼ給電電源電圧に等しくなり、オン・フック時の各
種信号伝送などが不便である欠点があった。
フック時にはループ電流が流れないために給電用抵抗３
．４に電流が流れず、したがって出力端子１．２と給電
電源の間に電圧降下が生じない。このために端子間電圧
はほぼ給電電源電圧に等しくなり、オン・フック時の各
種信号伝送などが不便である欠点があった。
本発明は上記欠点を改善するもので、回線の交流誘導に
よる雑音を軽減し、あわせて加入者装置がオン・フック
されているときの端子電圧が高くならないように設定し
て、信号伝送を容易にする加入者回路を提供することを
目的とする。
よる雑音を軽減し、あわせて加入者装置がオン・フック
されているときの端子電圧が高くならないように設定し
て、信号伝送を容易にする加入者回路を提供することを
目的とする。
本発明は、オン・フック時に給電回路の出力端子電圧が
給電電源電圧より小さくなるように制御することにより
、交流誘導によるタテ電流の吸込みと吐出しを可能にし
、かつオン・フック時の信号伝送を可能とするもので、 加入者回線に接続された出力端子と、この出力端子が入
力に接続された差動入力電圧増幅器と、この差動入力電
圧増幅器の出力が与えられる給電インピダンス合成回路
と、この給電インピダンス合成回路の出力が与えられる
第一の演算増幅器と、上記給電インビダンス合成回路の
出力が与えられる第二の演算増幅器と、給電電源の一端
子と上記出力端子の一方との間に接続された第一の給電
用抵抗と、上記給電電源の他端と上記出力端子の他方と
の間に接続された第二の給電用抵抗とを備えた加入者回
路において、 上記給電電源の一端子と上記第一の給電用抵抗との間に
、コンプリメンタリに接続されたＰＮＰ型トランジスタ
とＮＰＮ型トランジスタとで構成された第一の給電用ト
ランジスタ回路と、上記給電電源の他端子と上記第二の
給電用抵抗との間にコンプリメンタリに接続されたＰＮ
Ｐ型トランジスタとＮＰＮ型トランジスタとで構成され
た第二の給電用トランジスタ回路とを備え、さらに、上
記第一および第二の給電用抵抗の端子電圧を入力とする
ループ電流弁別回路と、このループ電流弁別回路が上記
端子電圧がないことを検出しているときに、上記第一の
演算増幅器および上記第二の演算増幅器に電流を供給す
るオン・フック制御用電流源とを備えたことを特徴とす
る。
給電電源電圧より小さくなるように制御することにより
、交流誘導によるタテ電流の吸込みと吐出しを可能にし
、かつオン・フック時の信号伝送を可能とするもので、 加入者回線に接続された出力端子と、この出力端子が入
力に接続された差動入力電圧増幅器と、この差動入力電
圧増幅器の出力が与えられる給電インピダンス合成回路
と、この給電インピダンス合成回路の出力が与えられる
第一の演算増幅器と、上記給電インビダンス合成回路の
出力が与えられる第二の演算増幅器と、給電電源の一端
子と上記出力端子の一方との間に接続された第一の給電
用抵抗と、上記給電電源の他端と上記出力端子の他方と
の間に接続された第二の給電用抵抗とを備えた加入者回
路において、 上記給電電源の一端子と上記第一の給電用抵抗との間に
、コンプリメンタリに接続されたＰＮＰ型トランジスタ
とＮＰＮ型トランジスタとで構成された第一の給電用ト
ランジスタ回路と、上記給電電源の他端子と上記第二の
給電用抵抗との間にコンプリメンタリに接続されたＰＮ
Ｐ型トランジスタとＮＰＮ型トランジスタとで構成され
た第二の給電用トランジスタ回路とを備え、さらに、上
記第一および第二の給電用抵抗の端子電圧を入力とする
ループ電流弁別回路と、このループ電流弁別回路が上記
端子電圧がないことを検出しているときに、上記第一の
演算増幅器および上記第二の演算増幅器に電流を供給す
るオン・フック制御用電流源とを備えたことを特徴とす
る。
以下に、本発明の実施例回路を図を参照にして説明する
。
。
第２図は本発明の実施例回路を示すブロック構成図であ
る。
る。
本回路の構成と接続につき第２図に基き述べる。
本回路は、給電用抵抗３および４と、ＰＮＰ トランジ
スタとＮＰＮ ）ランジスタとがコンプリメンタリに接
続されている給電トランジスタ回路５０１および５０２
と、差動入力電圧増幅器７と、給電インピダンス合成回
路８と、インピダンス９と、帰還抵抗９１２と演算増幅
器９１１とを備えていて電流入力電圧出力形増幅器であ
る給電トランジスタ回路駆動用増幅器９１と、帰還抵抗
９２２と演算増幅器９２１とを備えていて電流入力電圧
出力形増幅器である給電トランジスタ回路駆動用増幅器
９２と、ループ電流弁別回路２０と、オン・フック制御
用電流源２５とで構成される。
スタとＮＰＮ ）ランジスタとがコンプリメンタリに接
続されている給電トランジスタ回路５０１および５０２
と、差動入力電圧増幅器７と、給電インピダンス合成回
路８と、インピダンス９と、帰還抵抗９１２と演算増幅
器９１１とを備えていて電流入力電圧出力形増幅器であ
る給電トランジスタ回路駆動用増幅器９１と、帰還抵抗
９２２と演算増幅器９２１とを備えていて電流入力電圧
出力形増幅器である給電トランジスタ回路駆動用増幅器
９２と、ループ電流弁別回路２０と、オン・フック制御
用電流源２５とで構成される。
端子ｌは給電用抵抗３の一方の端子が接続され、この給
電用抵抗３の他方の端子は給電トランジスタ回路５０１
内のトランジスタ５１１および５１２のエミッタに接続
される。同じように、端子２は給電用抵抗４の一方の端
子が接続され、この給電用抵抗４の他方の端子は給電ト
ランジスタ回路５０２内の給電トランジスタ５２１およ
び５２２のエミッタに接続される。また、トランジスタ
５１１のコレクタは給電電源電圧端子６１に接続され、
トランジスタ５１２のコレクタは共通電位に接続される
。同じように、トランジスタ５２１のコレクタは給電電
源電圧端子６２に接続され、トランジスタ５２２のコレ
クタは共通電位に接続される。また、トランジスタ５１
１のベースとトランジスタ５１２のベースは給電トラン
ジスタ回路駆動用電圧増幅器９１の出力に接続される。
電用抵抗３の他方の端子は給電トランジスタ回路５０１
内のトランジスタ５１１および５１２のエミッタに接続
される。同じように、端子２は給電用抵抗４の一方の端
子が接続され、この給電用抵抗４の他方の端子は給電ト
ランジスタ回路５０２内の給電トランジスタ５２１およ
び５２２のエミッタに接続される。また、トランジスタ
５１１のコレクタは給電電源電圧端子６１に接続され、
トランジスタ５１２のコレクタは共通電位に接続される
。同じように、トランジスタ５２１のコレクタは給電電
源電圧端子６２に接続され、トランジスタ５２２のコレ
クタは共通電位に接続される。また、トランジスタ５１
１のベースとトランジスタ５１２のベースは給電トラン
ジスタ回路駆動用電圧増幅器９１の出力に接続される。
同じように、トランジスタ５２１のベースとトランジス
タ５２２のベースは給電トランジスタ駆動用電圧増幅器
９２の出力に接続される。
タ５２２のベースは給電トランジスタ駆動用電圧増幅器
９２の出力に接続される。
また、端子１と端子２とは差動入力電圧増幅器７に接続
され、この差動入力電圧増幅器７の出力ば給電インピダ
ンス合成回路８に与えられるように接続される。給電イ
ンビダンス合成回路８の出力はインピダンス９を経由し
て給電トランジスタ回路駆動用電圧増幅器９１および９
２のそれぞれの入力に接続される。
され、この差動入力電圧増幅器７の出力ば給電インピダ
ンス合成回路８に与えられるように接続される。給電イ
ンビダンス合成回路８の出力はインピダンス９を経由し
て給電トランジスタ回路駆動用電圧増幅器９１および９
２のそれぞれの入力に接続される。
また、給電用抵抗３および４の両端は、それぞれループ
電流弁別回路２０に接続され、このループ電流弁別回路
２０の出力はオン・フック制御用電流源２５に接続され
る。オン・フック制御電流源２５は、給電トランジスタ
回路駆動用電圧増幅器９１および９２にそれぞれ接続さ
れる。
電流弁別回路２０に接続され、このループ電流弁別回路
２０の出力はオン・フック制御用電流源２５に接続され
る。オン・フック制御電流源２５は、給電トランジスタ
回路駆動用電圧増幅器９１および９２にそれぞれ接続さ
れる。
次に、本実施例回路の動作を第２図に基き説明する。差
動入力電圧増幅器７は出力端子１および２間の電圧を検
出し、端子間電圧の直流成分を生成してこれを給電イン
ピダンス合成回路８に入力する。この給電インピダンス
合成回路８の出力は給電トランジスタ回路駆動用電圧増
幅器９Ｉおよび９２に与えられ、この回路ではこの増幅
器の出力電圧と出力端子１および２間の電圧との比が一
定になるように増幅器の帰還がかけられている。一方、
給電用抵抗３および４に流れるループ電流に対応した電
圧を入力してループ閉成の有無の判別を行うループ電流
検出回路２０の出力によって、オン・フ・７り制御用電
瀦２５が制御される。給電トランジスタ回路駆動用電圧
増幅器９１および９２には、上記の給電インピダンス合
成回路８の出力と」１記のオン・フック制御用電流源２
５の出力とが重畳されて入力される。この給電トランジ
スタ回路駆動用電圧増幅器９１および９２の出力は給電
トランジスタ回路５０１および５０２を構成する２つの
トランジスタのベースにそれぞれ与えられる。
動入力電圧増幅器７は出力端子１および２間の電圧を検
出し、端子間電圧の直流成分を生成してこれを給電イン
ピダンス合成回路８に入力する。この給電インピダンス
合成回路８の出力は給電トランジスタ回路駆動用電圧増
幅器９Ｉおよび９２に与えられ、この回路ではこの増幅
器の出力電圧と出力端子１および２間の電圧との比が一
定になるように増幅器の帰還がかけられている。一方、
給電用抵抗３および４に流れるループ電流に対応した電
圧を入力してループ閉成の有無の判別を行うループ電流
検出回路２０の出力によって、オン・フ・７り制御用電
瀦２５が制御される。給電トランジスタ回路駆動用電圧
増幅器９１および９２には、上記の給電インピダンス合
成回路８の出力と」１記のオン・フック制御用電流源２
５の出力とが重畳されて入力される。この給電トランジ
スタ回路駆動用電圧増幅器９１および９２の出力は給電
トランジスタ回路５０１および５０２を構成する２つの
トランジスタのベースにそれぞれ与えられる。
したがって、オン・フック時の制御は次のように行われ
る。まず、オン・フック制御用電流源２５のスイッチが
ループ電流弁別回路２０よりの信号により閉路され、給
電インピダンス合成回路８の出力電流に加算された電流
を給電トランジスタ回路駆動用電圧増幅器９Ｉおよび９
２に入力する。これにより、給電トランジスタ回路駆動
用電圧増幅器９１び９２の出力電圧は端子６１および６
２に印加されている給電電源電圧より内側に入り、給電
ｌ・ランジスタ回路５０１および５０２をアクティブ状
態にする。
る。まず、オン・フック制御用電流源２５のスイッチが
ループ電流弁別回路２０よりの信号により閉路され、給
電インピダンス合成回路８の出力電流に加算された電流
を給電トランジスタ回路駆動用電圧増幅器９Ｉおよび９
２に入力する。これにより、給電トランジスタ回路駆動
用電圧増幅器９１び９２の出力電圧は端子６１および６
２に印加されている給電電源電圧より内側に入り、給電
ｌ・ランジスタ回路５０１および５０２をアクティブ状
態にする。
これにより、端子１および２に接続された回線からの交
流誘導電流に対して、吸込み吐出しを可能にする一方、
給電トランジスタ回路駆動用電圧増幅器９１および９２
の出力電圧が中点側にバイアスされて動作可能状態にな
り、オン・フック時の信号伝送が可能になる。また、オ
フ・フック時には、上記のバイアスが停止するので、こ
のバイアス分だけ給電電圧側へ出力端子１および２間の
電圧は広がる。
流誘導電流に対して、吸込み吐出しを可能にする一方、
給電トランジスタ回路駆動用電圧増幅器９１および９２
の出力電圧が中点側にバイアスされて動作可能状態にな
り、オン・フック時の信号伝送が可能になる。また、オ
フ・フック時には、上記のバイアスが停止するので、こ
のバイアス分だけ給電電圧側へ出力端子１および２間の
電圧は広がる。
本発明は、以上説明したように、交流誘導によるループ
電流以上のタテ電流の吸込み、と吐出しを可能とするこ
とにより、ノイズ発生の原因を除去する効果がある。ま
た、従来回路では、オン・フック時に信号伝送が不能で
あったものを可能とする効果がある。
電流以上のタテ電流の吸込み、と吐出しを可能とするこ
とにより、ノイズ発生の原因を除去する効果がある。ま
た、従来回路では、オン・フック時に信号伝送が不能で
あったものを可能とする効果がある。
第１図は従来回路を示すブロック構成図。
第２図は本発明の実施例回路を示すプロ・ツク構成図。
１．２・・・出力端子、３．４・・・給電用抵抗、６．
６１．６２・・・給電電源電圧端子、７・・・差動入力
電圧増幅器、８・・・給電インビダンス合成回路、９・
・・インピダンス、１０・・・線路負荷、２０・・・ル
ープ電流弁別回路、２５・・・オン・フック制御用電流
源、５】、５２．５１１５１２・・・トランジスタ、９
】、９２・・・給電トランジスタ回路駆動用電圧増幅器
、５０１．５０２・・・給電トランジスタ回路、９１１
．９１２・・・演算増幅器、９２１．９２２・・・帰還
抵抗。
６１．６２・・・給電電源電圧端子、７・・・差動入力
電圧増幅器、８・・・給電インビダンス合成回路、９・
・・インピダンス、１０・・・線路負荷、２０・・・ル
ープ電流弁別回路、２５・・・オン・フック制御用電流
源、５】、５２．５１１５１２・・・トランジスタ、９
】、９２・・・給電トランジスタ回路駆動用電圧増幅器
、５０１．５０２・・・給電トランジスタ回路、９１１
．９１２・・・演算増幅器、９２１．９２２・・・帰還
抵抗。
Claims (1)
- （１）加入者回線の直流ループ閉成の有無を検出する手
段と、 この手段が上記直流ループ閉成が無いことを検出してい
るときに上記加入者回線の直流電圧を低い値に抑圧する
ようにバイアス電圧を与える手段と を備えた加入者回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168717A JPS6059857A (ja) | 1983-09-13 | 1983-09-13 | 加入者回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168717A JPS6059857A (ja) | 1983-09-13 | 1983-09-13 | 加入者回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059857A true JPS6059857A (ja) | 1985-04-06 |
| JPH0362065B2 JPH0362065B2 (ja) | 1991-09-24 |
Family
ID=15873134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168717A Granted JPS6059857A (ja) | 1983-09-13 | 1983-09-13 | 加入者回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099426A (en) * | 1997-03-19 | 2000-08-08 | Isuzu Motors Limited | Belt pulley |
-
1983
- 1983-09-13 JP JP58168717A patent/JPS6059857A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099426A (en) * | 1997-03-19 | 2000-08-08 | Isuzu Motors Limited | Belt pulley |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362065B2 (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1984002622A1 (en) | Comparator circuit having reduced input bias current | |
| JPH0695715B2 (ja) | Ｄｃ電圧供給回路 | |
| EP0088777A1 (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| JPS5832801B2 (ja) | 電力増幅器 | |
| US5999050A (en) | Differential amplifier, an integrated circuit, and a telephone | |
| JPS596549B2 (ja) | 電話機用３端子電源回路 | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| JPS6059857A (ja) | 加入者回路 | |
| US4791325A (en) | Class B clamp circuit | |
| US4459493A (en) | Absolute magnitude circuit | |
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPS63234706A (ja) | 電力増幅回路 | |
| JPH0210664Y2 (ja) | ||
| JPH035705B2 (ja) | ||
| EP0199865B1 (en) | Active impedance transformer-assisted line feed circuit with filtering function of supervision signals | |
| JP2974586B2 (ja) | 加入者回線監視回路 | |
| JPH0316644B2 (ja) | ||
| JPH0520009Y2 (ja) | ||
| USRE40897E1 (en) | Constant current line circuit with class features | |
| JPH03201809A (ja) | 差動出力回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JP2000222050A (ja) | 直流安定化電源回路 | |
| JPH0722934A (ja) | 半導体スイッチ駆動回路 |