JPH0722934A

JPH0722934A - 半導体スイッチ駆動回路

Info

Publication number: JPH0722934A
Application number: JP18323093A
Authority: JP
Inventors: Toshio Hayashi; 敏夫林; Akira Ishizawa; 昭石沢
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1995-01-24

Abstract

(57)【要約】【目的】サイリスタ（半導体スイッチ）がオン駆動さ
れているときに逆阻止領域に入ってオフ状態になり大き
な誘導電圧が発生することを防止する。【構成】誘導を受けてサイリスタが逆阻止領域に入っ
たときのみ、そのサイリスタのアノード、又はカソード
にバイアス電流を流して、サイリスタをオンさせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゲート駆動電流に応じ
て主信号経路をオン／オフさせる３端子半導体スイッチ
を具備する半導体スイッチ駆動回路に係り、特に３端子
半導体スイッチが整流性を持つ故に生じる問題を解決し
た半導体スイッチ駆動回路に関するものである。

【０００２】

【従来の技術】電磁リレーに代えて整流性をもつ半導体
スイッチ（例えば、逆阻止３端子サイリスタ等）を信号
伝送路に接続し、その信号伝送路のオン／オフを行うよ
うにした半導体スイッチ駆動回路としては、図１４に示
すように、主信号経路（サイリスタのアノード、カソー
ドを結ぶ経路）の一方の端子Ａと他方の端子Ｂとの間に
ｐゲート駆動型サイリスタからなる半導体スイッチ１を
挿入し、これをゲート駆動電流源２からのゲート制御電
流によりオン／オフ制御する回路がある。３はゲート駆
動電流源２を制御するための制御入力の端子である。

【０００３】図１５はこの図１４を電話通信路に適用し
具体化した回路で、交換機の中の加入者回路給電部４と
電話機等の端末機器５とを線路６で結合したものであ
る。加入者回路給電部４は、局電源Ｖ_BB、給電抵抗Ｒ
１、Ｒ２、線路の切断スイッチ用のＰゲート駆動型サイ
リスタＳｐ₁ 、Ｓｐ₂ 、そのサイリスタＳｐ₁ 、Ｓｐ₂
を駆動するためのゲート駆動電流源２１、２２から構成
されている。

【０００４】この図１５と前述の図１４では図１５のサ
イリスタＳｐ₁ 、Ｓｐ₂ が図１４の半導体スイッチ１に
対応し、図１６のゲート駆動電流源２１、２２が図１４
のゲート駆動電流源２に対応する。

【０００５】このような半導体スイッチ駆動回路では、
ゲート駆動電流源２１、２２の電流Ｉｇ₁ 、Ｉｇ₂ が流
れているときは、サイリスタＳｐ₁ 、Ｓｐ₂ はオンして
ダイオードと等価になり、端末機器５に対して給電を実
行することが可能となる。この端末機器５がオフフック
状態（直流的に切断状態）の場合、その端子Ｌ１にはほ
ぼグランド電位が、端子Ｌ２にはほぼＶBB電位が現れ、
正常動作が行われることになる。

【０００６】ところが、線路６において静電結合や電磁
結合により外部の誘導雑音源７の誘導を受けた場合（図
１５では容量Ｃ１、Ｃ２による静電結合の例を示す。）
には、端子Ｌ１は、誘導電圧が正の半サイクルの期間
は、サイリスタＳｐ1 がダイオードの阻止領域として動
作するため、抵抗Ｒ１と遮断され、大きな誘導電圧が発
生する（図１５の波形参照）。一方、負の半サイクルで
はサイリタＳｐ₁ がダイオードの導通領域として動作す
るため、その端子Ｌ１が抵抗Ｒ１と接続され、寄生素子
のインピーダンスに比べて抵抗Ｒ１は（一般的に低く設
定するため）その値が十分低いため、小さな誘導電圧し
か発生せず、その結果、端子Ｌ１には正方向の半波波形
電圧が現れる。逆に、端子Ｌ２では、同様にして負の半
波波形電圧が現れることになる。

【０００７】以上の結果、端子Ｌ１、Ｌ２の端子電圧を
モニタしている端末機器５の中には、この誘導電圧を、
電話局からの信号と誤って認識し、誤動作してしまうと
い問題がある。

【０００８】そこで、これに対する対策として、図１６
に示すように、加入者回路給電部４の線路相互間に、対
策回路８を接続することが行われる。この対策回路８の
例として、図１７の（ａ）〜（ｃ）に示す回路がある。

【０００９】このような図１６に示す回路では、本来誘
電電圧はその信号源電圧は高くても信号源インピーダン
スは高いから、誘導のエネルギーは小さく、誘導を受け
る側のインピーダンスを低下させてやれば良い。例え
ば、図１７の（ａ）の抵抗Ｒ３の回路を対策回路８とし
て使用すると、端子Ｌ１、Ｌ２に現れる誘導電圧を大幅
に低下させることができる。図１７の（ｂ）に示す回路
は、抵抗Ｒ４とコンデンサＣ３の直列回路であり、これ
を対策回路８として使用すると、交流的にのみインピー
ダンスを低下させ、給電回路４の直流特性に影響を与え
ないようにすることができる。図１７の（ｃ）の回路
は、バイアス用定電流源９であり、これを端子Ｌ１、Ｌ
２間に接続すると、サイリスタＳｐ₁ 、Ｓｐ₂ が誘導を
受けても、常時バイアス電流を流して、サイリスタＳｐ
₁ 、Ｓｐ₂ が逆阻止領域に入らないようにして、誘導電
圧の低減を図ることができる。

【００１０】

【発明が解決しようとする課題】ところが、上記した図
１６、図１７で示した対策回路８は、図１７の（ａ）、
（ｃ）の回路では、常時直流電流が抵抗Ｒ３又は定電流
源９を通して流れるために、消費電力が大きくなるとい
う問題があり、図１７の（ｂ）の回路では、コンデンサ
Ｃ３として、線路のサージ電圧以上の耐圧をもつ高耐圧
コンデンサが必要になり、高価なコンデンサになって経
済的でなく、またサイズも大きくなり、実装エリアの増
大につながるという問題がある。

【００１１】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、消費電力をほとんど増大させ
ず、またコスト高を招くこともなく、誘導を受けた場合
にそこに大きな誘導電圧が発生することを防止した半導
体スイッチ回路を提供することである。

【００１２】

【課題を解決するための手段】この目的は、制御入力に
応じてゲート駆動電流の出力をオン／オフするゲート駆
動電流源と、駆動端子に入力する該ゲート駆動電流のオ
ン／オフに応じて主信号経路をオン／オフさせる３端子
半導体スイッチとを具備する半導体スイッチ駆動回路に
おいて、上記ゲート駆動電流源から出力するゲート駆動
電流を入力する１個の入力端子と、２個の出力端子を有
し、該２個の出力端子の電位の大小関係に応じて、上記
入力端子に入力した電流を一方の出力端子からのみ出力
する電流切替器を設け、該電流切替器の一方の出力端子
を上記３端子半導体スイッチの駆動端子に接続し、他方
の出力端子を電流増幅器を介して上記３端子半導体スイ
ッチの主信号経路の端子の一方に接続したことを特徴と
する半導体スイッチ駆動回路によって達成される。

【作用】

【００１３】本発明では、オン状態になるようなゲート
駆動電流が流れているサイリスタが逆阻止領域に入った
ときに、自動的にそれを検出して、ゲート駆動電流を切
り替え、ゲートバイアスを行ってサイリスタを導通さ
せ、サイリスタが逆阻止領域に入るのを防止する。バイ
アス電流は逆阻止領域に入った時のみ流れる。

【００１４】

【実施例】以下、本発明の実施例について説明する。図
１はその半導体スイッチ駆動回路のブロック図である。
前述した図１４におけるものと同一のものには同一の符
号を付した。本実施例では、ゲート駆動電流源２と半導
体スイッチ１との間に、電流切替器１０を接続し、その
電流切替器１０の出力が半導体スイッチ１側に又は電流
増幅器１１を介して主信号経路の端子Ｂ側に流出するよ
うにしている。

【００１５】ゲート駆動電流源２は、制御入力端子３に
印加する入力信号に応じて、出力端子２ａに電流を出力
したり停止したりするものである。また、電流切替器１
０はゲート駆動電流源２から出力する電流を入力して、
これを出力１０ａ又は１０ｂに対して、主信号経路の端
子Ａ、Ｂの電位に応じて切り替えて出力するものであ
る。電流増幅器１１は入力電流を１倍又はそれ以上に増
幅して出力するものであり、その出力側は半導体スイッ
チ１、つまりサイリスタのアノード、又はカソードであ
る。

【００１６】さて、電流切替器１０が出力端子１０ａ側
に切替わっているときは、ゲート駆動電流源２の電流が
半導体スイッチ１に流れ込み、通常のサイリスタのオン
駆動電流として動作する。一方、端子Ａ、Ｂの電位によ
り電流切替器１０が他方の出力端子１０ｂに切替わって
いるときは、ゲート駆動電流源２の電流が電流増幅器１
１で増幅されてから端子Ｂに流れ込み、この電流が前述
した図１６の対策回路８の図１７の（ｃ）の電流源９と
同等の働きを行い、サイリスタが逆阻止領域に入らない
ように制御する。

【００１７】図２は図１に示したブロックを具体化した
回路図である。ここでは、半導体スイッチ１のサイリス
タをｐゲート駆動型サイリスタＳｐとして、ゲート駆動
電流源２を直列接続ダイオードＤ１、Ｄ２を介してその
サイリスタＳｐのアノード（図１における端子Ｂ側）に
接続すると共に、ダイオードＤ３を介して同サイリスタ
ＳｐのＰゲートに接続したものである。ダイオードＤ１
〜Ｄ３が図１の電流切替器１０として機能する。なお、
ここでは図１の電流増幅器１０がダイオードＤ１、Ｄ２
側に接続されていないが、これは１倍の増幅率の電流増
幅器が接続されているものと等価である。

【００１８】ここでは、２個のダイオードＤ１、Ｄ２を
直列接続しているが、これは切替レベルを所望の値に設
定するためであり、これが最良か否かは使用する素子や
条件によって決る。ゲート駆動電流源２の電流Ｉｇがダ
イオードＤ１側に、又はダイートドＤ３側に流れる条件
については、Ｖａ＋Ｖ _BE(D1)＋Ｖ_BE(D2)＜Ｖｐ＋Ｖ_BE(D3) ・・・（１）のときは、ダイオードＤ１側に流れ、Ｖａ＋Ｖ_BE(D1)＋Ｖ_BE(D2)＞Ｖｐ＋Ｖ_BE(D3) ・・・（２）のときは、ダイオードＤ３側に流れる。Ｖａはサイリス
タＳｐのアノード電位、ＶｐはサイリスタＳｐのゲート
電位、Ｖ_BE(D1)、Ｖ_BE(D2)、Ｖ_BE(D3)はそれぞれダイオ
ードＤ１〜Ｄ３の順方向電圧である。

【００１９】サイリスタＳｐがオン状態にあるときは、
このサイリスタＳｐを構成しているＰＮＰトランジスタ
が飽和していることから、Ｖａ＝Ｖｐ（厳密には飽和電
圧０．１ｖ程度のずれがある。）とみなせ、またＶ
_BE(D1)＝Ｖ_BE(D2)＝Ｖ_BE(D3)であることから、（２）式
が成立し、ダイオードＤ１、Ｄ２がオフし、Ｄ３がオン
する。よって、ゲート駆動電流源２からの電流Ｉｇがダ
イオードＤ３を経由してサイリスタＳｐのゲートに流れ
込む。つまりサイリスタＳｐがオンするように制御され
る。

【００２０】一方、アノード電位Ｖａがカソード電位Ｖ
_K よりも低くなり、「Ｖａ＜Ｖｐ−Ｖ_BE」の関係（逆阻
止状態）になると、（１）式が成立し、ゲート駆動電流
Ｉｇはｐゲートには流れ込まずに、アノード側に流れる
ことになる。この結果、この電流がバイアス電流とな
り、サイリスタＳｐが逆阻止状態に入ることが防止され
る。

【００２１】ここで、ダイオードＤ２がないと、サイリ
スタＳｐの導通状態のときに電流切替器１０は完全には
切替わらずにゲート電流がダイオードＤ１とＤ３の双方
に流れることになり、ｐゲートに入る電流が不足して、
サイリスタＳｐがオンしなくなる。ダイオードＤ２があ
ることにより、導通状態では確実に切替ができる。

【００２２】図３は別の具体例を示す図である。ここで
は、ｎゲート駆動型サイリスタＳｎを半導体スイッチ１
として使用したもので、図２とは極性が反対の他は動作
は全く同じである。Ｄ４〜Ｄ６はダイオードである。

【００２３】図４も別の具体例を示す図である。ここで
は、半導体スイッチ１としてｐゲート駆動型サイリスタ
であるＳｐを使用し、図１の電流切替器１０として、ダ
イオードＤ７とＰＮＰトランジスタＱ１を使用してい
る。カソード電位Ｖ_K とトランジスタＱ１のベース電位
Ｖ_THとの大小関係でダイオードＤ７、トランジスタＱ１
が切替わる。ＮＰ接合のビルトイン電圧をＶ_BE（約０．
６〜０．８ｖ）とすると、Ｐゲートの電位は、「Ｖ_K ＋
Ｖ_BE」で表され、（Ｖ_K ＋Ｖ_BE）＜Ｖ_TH ・・・（３）のとき、ゲート電流ＩｇがダイオードＤ７を通ってＰゲ
ートに流入し、（Ｖ_K ＋Ｖ_BE）＞Ｖ_TH ・・・（４）のときは、ゲート電流ＩｇはトランジスタＱ１に流れ
て、そのトランジスタのコレタク電流が電流増幅器１１
に入力し、その電流増幅器１１の出力電流がカソードに
流れる（極性を考えると、カソードから電流を引抜くこ
とになる）。これは、カソード電位Ｖ_K が「Ｖ_TH−
Ｖ_BE」より高くなる誘導を受けたとき、カソードにバイ
アス用の電流を吸引する電流源が接続されたのと等価で
ある。

【００２４】図５は半導体スイッチ１をｎゲート駆動型
サイリスタＳｎで構成し、電流切替器１０として、ダイ
オードＤ８とＮＰＮトランジスタＱ２を使用した場合の
具体例を示す図である。極性が図４と反対になっている
以外は、図４と同様の動作が行われ、アノード電位Ｖａ
が「Ｖ_TH＋Ｖ_BE」より低くなるような誘導を受けた場合
に、アノードに対してバイアス用の電流を流出する電流
源が接続されたのと等価となる。

【００２５】図６は図２の改変例を示す回路図である。
図２ではダイオードＤ１、Ｄ２を使用して電流増幅率を
実質的に１としているが、図６では、ＮＰＮトランジス
タＱ３を追加することにより、ダイオードＤ１とトラン
ジスタＱ３でカレントミラーを構成している。この構成
によれば、ダイオードＤ１とトランジスタＱ３のサイズ
比を１：Ｎとすることにより、トランジスタＱ３のエミ
ッタ電流をダイオードＤ１の電流のＮ倍に等しくするこ
とができるので、ダイオードＤ２を通してアノードに流
れ込む電流は、図２の構成に比べて（１＋Ｎ）倍に増幅
されることになる。これは、ゲート電流源２の電流Ｉｇ
より大きな電流をカソード側に流すことになるため、電
流源２の電流Ｉｇの値の設計の自由度を増すことにな
る。

【００２６】図７は図３の回路に図６と同様の機能を付
加した回路である。ここでは、ダイオードＤ４とトラン
ジスタＱ４とでカレントミラーを構成している。

【００２７】図８は前出の図４の電流増幅器１１の具体
的回路図である。ここでは、トランジスタＱ５、Ｑ６、
抵抗Ｒ５、Ｒ６、ダイオードＤ９でカレントミラーを構
成し、トランジスタＱ５側とＱ６側のカレントミラー比
を１：Ｍとすれば、入力電流のＭ倍の電流が出力（流
入）する。ダイオードＤ９はトランジスタＱ６の逆耐圧
保護用である。

【００２８】図９は前出の図５の電流増幅器１０の具体
的回路図である。これは、図８とは極性が異なるのみで
ある。カレントミラーは、トランジスタＱ７、Ｑ８、抵
抗Ｒ７、Ｒ８、ダイオードＤ１０から構成される。

【００２９】図１０は図４の電流増幅器１１の別の具体
的回路図である。この回路はダイオードＤ１１〜Ｄ１
３、トランジスタＱ９、抵抗Ｒ９で構成した定電流回路
である。この回路では、入力側に少しでも電流が注入さ
れると、出力側には、「Ｖ_BE9／Ｒ９」（Ｖ_BE9 はトラ
ンジスタＱ９のベース・エミッタ間電圧、Ｒ９は抵抗Ｒ
９の値）で決るので電流が流れる。この回路では、入力
電流と出力電流との関係は非線形であるが、一種の増幅
器であり、入力電流が０ならば出力電流も０、入力電流
が増加すると出力電流がＶ_BE9 ／Ｒ９となる。これは、
ゲート電流Ｉｇの値とは無関係に出力電流を設定できる
ものであり、設計の自由度を増すものである。

【００３０】図１１は前出の図５の電流増幅器１１の別
の具体的回路図である。これは、図１０とは極性が異な
るのみである。この定電流回路は、ダイオードＤ１４〜
Ｄ１６、トランジスタＱ１０、抵抗Ｒ１０によって構成
される。

【００３１】図１２、図１３は前述したゲート駆動電流
源２の具体的回路図である。まず図１２はダイオードＤ
１７、Ｄ１８、トランジスタＱ１１、抵抗Ｒ１１、Ｒ１
２から構成される吐出し型電流源であり、図２、図４、
図６のゲート駆動電流源２として使用される。また、図
１３はダイオードＤ１９、Ｄ２０、トランジスタＱ１
２、抵抗Ｒ１３、Ｒ１４から構成される吸込型電流源で
あり、図３、図５、図７のゲート駆動電流源２として使
用される。いずれにおいても、電源Ｖ_CC、Ｖ_EEは適用箇
所に応じて、適切な電位に設定されるものである。

【００３２】なお、以上の説明のトランジスタにはバイ
ポーラトランジスタを使用したが、ＮＰＮトランジスタ
はＮ−ＭＯＳに、ＰＮＰトランジスタはＰ−ＭＯＳに置
換できることは勿論であり、また図８〜図１１の逆耐圧
用保護用ダイオードＤ９、Ｄ１０、Ｄ１３、Ｄ１６は適
用する回路で耐圧の問題がなければ省略可能である。更
に、電流増幅器１１として挙げた図８〜図１１の回路は
一例であり、限定されるものではない。更に、図１にお
ける電流切替器１０と電流増幅器１１は機能的には分離
していても、具体的回路上では、一体化している場合も
あるが、本発明の本質に影響与えるものではない。

【００３３】

【発明の効果】以上説明したように本発明は、サイリス
タ等の３端子半導体スイッチがオン駆動されているとき
に逆阻止領域に入ると、これを自動的に検出し、その場
合にのみゲート電流をスルー、又は増幅して主信号経路
にバイアス電流として流すものである。

【００３４】このため、３端子半導体スイッチがオン駆
動されている場合に逆阻止領域に入ってオフ状態になり
大きな誘導電圧が発生することを防止することができ
る。

【００３５】また、逆阻止領域に入らない通常動作モー
ドでは、従来と同様に動作するので、消費電力の増加を
伴うことはなく、端末機器に対して悪影響を及ぼすこと
もない。

【００３６】また、誘導を受けて逆阻止領域に入ったと
きのみ、主信号経路にバイアス電流が流れるので、消費
電流の増加は少ない。特に、ゲート駆動電流をバイアス
電流として流用することもでき、このとき消費電流の増
加はない。

【００３７】更に、本発明の回路は集積回路化に適した
素子で構成でき、また素子数も少なくて済み、経済的に
集積回路により実現することができる。

【図面の簡単な説明】

【図１】本発明の半導体スイッチ駆動回路のブロック
図である。

【図２】同回路の具体的回路の回路図である。

【図３】同回路の別の具体的回路の回路図である。

【図４】同回路の別の具体的回路の回路図である。

【図５】同回路の別の具体的回路の回路図である。

【図６】同回路の別の具体的回路の回路図である。

【図７】同回路の別の具体的回路の回路図である。

【図８】電流増幅器の具体的回路の回路図である。

【図９】電流増幅器の具体的回路の回路図である。

【図１０】電流増幅器の具体的回路の回路図である。

【図１１】電流増幅器の具体的回路の回路図である。

【図１２】ゲート駆動電流源の具体的回路の回路図で
ある。

【図１３】ゲート駆動電流源の具体的回路の回路図で
ある。

【図１４】従来の半導体スイッチ駆動回路のブロック
図である。

【図１５】同回路を線路に適用した具体的回路の回路
図である。

【図１６】図１５の加入者回路の給電部の改良例の具
体的回路の回路図である。

【図１７】図１６の対策回路に使用する回路の例を示
す回路図である。

【符号の説明】

１：半導体スイッチ、２：ゲート駆動電流源、３：制御
入力、４：加入者回路の給電部、５：端末機器、６：線
路、７：誘導雑音源、８：対策回路、９：バイアス用定
電流源、１０：電流切替器、１１：電流増幅器。

Claims

【特許請求の範囲】

【請求項１】制御入力に応じてゲート駆動電流の出力
をオン／オフするゲート駆動電流源と、駆動端子に入力
する該ゲート駆動電流のオン／オフに応じて主信号経路
をオン／オフさせる３端子半導体スイッチとを具備する
半導体スイッチ駆動回路において、上記ゲート駆動電流源から出力するゲート駆動電流を入
力する１個の入力端子と、２個の出力端子を有し、該２
個の出力端子の電位の大小関係に応じて、上記入力端子
に入力した電流を一方の出力端子からのみ出力する電流
切替器を設け、該電流切替器の一方の出力端子を上記３端子半導体スイ
ッチの駆動端子に接続し、他方の出力端子を電流増幅器
を介して上記３端子半導体スイッチの主信号経路の端子
の一方に接続したことを特徴とする半導体スイッチ駆動
回路。