JPH065792A - 基板絶縁デバイス - Google Patents
基板絶縁デバイスInfo
- Publication number
- JPH065792A JPH065792A JP5025662A JP2566293A JPH065792A JP H065792 A JPH065792 A JP H065792A JP 5025662 A JP5025662 A JP 5025662A JP 2566293 A JP2566293 A JP 2566293A JP H065792 A JPH065792 A JP H065792A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- substrate
- power supply
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000009413 insulation Methods 0.000 title description 2
- 230000003071 parasitic effect Effects 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 8
- 230000002441 reversible effect Effects 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 基板の基準電圧よりも低い電圧が回路に印加
される場合にも、要求される機能を維持できるようにす
る。 【構成】 基板絶縁デバイスは、能動集積素子（１０
０）の端子（１０６）に接続された電源端子を含む。能
動集積素子（１００）は、能動集積素子（１００）がそ
の上に規定される基板（１０４）に関し逆バイアスされ
た少なくとも一つの接合（１０３）を含む。
される場合にも、要求される機能を維持できるようにす
る。 【構成】 基板絶縁デバイスは、能動集積素子（１０
０）の端子（１０６）に接続された電源端子を含む。能
動集積素子（１００）は、能動集積素子（１００）がそ
の上に規定される基板（１０４）に関し逆バイアスされ
た少なくとも一つの接合（１０３）を含む。
Description
【０００１】
【産業上の利用分野】この発明は基板絶縁デバイスに関
する。
する。
【０００２】
【従来の技術】周知のように、技術的にチップとして知
られている集積された電子回路内には、基板として知ら
れている部分が存在し、その基板上には相互に異なった
特性を持ち得る能動素子や受動素子が作成される。こう
した素子を相互に分離する仕切りは、電気的にかつ物理
的に接続された絶縁基板と同様の材料でできている。す
べての集積回路の基板は、最も大きな絶対値を有する負
の電圧に設定される。このようにして、仕切りは、集積
回路内の種々の能動素子および受動素子の間の絶縁物と
して機能する。
られている集積された電子回路内には、基板として知ら
れている部分が存在し、その基板上には相互に異なった
特性を持ち得る能動素子や受動素子が作成される。こう
した素子を相互に分離する仕切りは、電気的にかつ物理
的に接続された絶縁基板と同様の材料でできている。す
べての集積回路の基板は、最も大きな絶対値を有する負
の電圧に設定される。このようにして、仕切りは、集積
回路内の種々の能動素子および受動素子の間の絶縁物と
して機能する。
【０００３】以下に述べるように、応用によっては、適
用される法律の規定や他の種類の問題のために、負の基
板電圧よりも絶対値の大きな負の電圧が集積回路に加え
られることがあり得る。
用される法律の規定や他の種類の問題のために、負の基
板電圧よりも絶対値の大きな負の電圧が集積回路に加え
られることがあり得る。
【０００４】こうした事実から必然的に、たとえば、能
動素子が基板よりも低い電圧にある場合であっても、生
ずる電流が極めて小さく、いわゆるリーク電流と同程度
となることが要求される。
動素子が基板よりも低い電圧にある場合であっても、生
ずる電流が極めて小さく、いわゆるリーク電流と同程度
となることが要求される。
【０００５】この問題を解決するために、主な応用に対
しては、デバイスのみならず高耐圧のキャパシタを用い
ることもできる。主な応用では、単一チップの、あるい
は二重の集積回路が用いられ、その上には、個別の印刷
基板を構成する能動要素の、すべてではないにしても大
部分が集積され、したがってすべての機能を単一の基板
上に結合する。
しては、デバイスのみならず高耐圧のキャパシタを用い
ることもできる。主な応用では、単一チップの、あるい
は二重の集積回路が用いられ、その上には、個別の印刷
基板を構成する能動要素の、すべてではないにしても大
部分が集積され、したがってすべての機能を単一の基板
上に結合する。
【０００６】
【発明が解決しようとする課題】本発明の目標は、上述
した問題を除去し、あるいはかなり減少させるために、
こうした問題点すなわち集積回路の基板の基準電圧より
も大きな絶対値を有する負の電圧が存在することという
問題を解決する基板絶縁デバイスを提供することであ
る。
した問題を除去し、あるいはかなり減少させるために、
こうした問題点すなわち集積回路の基板の基準電圧より
も大きな絶対値を有する負の電圧が存在することという
問題を解決する基板絶縁デバイスを提供することであ
る。
【０００７】この目標に照らし、本願発明の目的は、基
板の基準電圧よりも低い電圧が印加されても特定の応用
において要求される機能を維持することができるデバイ
スを提供することである。
板の基準電圧よりも低い電圧が印加されても特定の応用
において要求される機能を維持することができるデバイ
スを提供することである。
【０００８】この発明の他の目的は、信頼性が高く、製
造が比較的容易でかつ価格競争力のあるデバイスを提供
することである。
造が比較的容易でかつ価格競争力のあるデバイスを提供
することである。
【０００９】
【課題を解決するための手段】上記した目標、目的およ
び後の記載から明らかとなる他の目的は、本願に従う基
板絶縁デバイスによって達成される。本願の基板絶縁デ
バイスは、電源と、集積回路基板と、基板上に規定され
た能動集積素子とを含む。能動集積素子は電源に接続さ
れ、基板に対して少なくとも１つの逆バイアスされた接
合を含む。
び後の記載から明らかとなる他の目的は、本願に従う基
板絶縁デバイスによって達成される。本願の基板絶縁デ
バイスは、電源と、集積回路基板と、基板上に規定され
た能動集積素子とを含む。能動集積素子は電源に接続さ
れ、基板に対して少なくとも１つの逆バイアスされた接
合を含む。
【００１０】本願発明の好ましい実施例では、能動集積
素子はさらに、ＤＭＯＳトランジスタと、第１および第
２の寄生ダイオードとを含む。
素子はさらに、ＤＭＯＳトランジスタと、第１および第
２の寄生ダイオードとを含む。
【００１１】本願発明の他の特徴や利点は、本願発明に
よる基板絶縁デバイスの好ましい実施例、しかしそれが
唯一のものではない実施例についての記載から明らかに
なるであろうが、この実施例は、添付した図面とともに
本願を限定せず単なる例示として示されるものである。
よる基板絶縁デバイスの好ましい実施例、しかしそれが
唯一のものではない実施例についての記載から明らかに
なるであろうが、この実施例は、添付した図面とともに
本願を限定せず単なる例示として示されるものである。
【００１２】
【実施例】図１を参照して、そこには従来の集積回路が
示されており、基板１には能動素子２が設けられてお
り、能動素子２は、基板と類似の物質でできており、か
つ通常、能動素子２がドープされている不純物とは反対
の極性を有する不純物によってドープされた材料によっ
て形成された仕切り３によって相互に絶縁されている。
基板１は接地４または、図示されない任意の型の集積回
路内に設けられた、より大きな絶対値を有する負の電圧
に接続される。接合は、第１図においては寄生ダイオー
ド５、６および７として模式的に示されているが、それ
らは仕切り３および能動部分２の間と、基板１および能
動部分２の間とに形成されている。
示されており、基板１には能動素子２が設けられてお
り、能動素子２は、基板と類似の物質でできており、か
つ通常、能動素子２がドープされている不純物とは反対
の極性を有する不純物によってドープされた材料によっ
て形成された仕切り３によって相互に絶縁されている。
基板１は接地４または、図示されない任意の型の集積回
路内に設けられた、より大きな絶対値を有する負の電圧
に接続される。接合は、第１図においては寄生ダイオー
ド５、６および７として模式的に示されているが、それ
らは仕切り３および能動部分２の間と、基板１および能
動部分２の間とに形成されている。
【００１３】基板１が電子回路の電圧に対してより低い
負の電圧にバイアスされているとき、仕切り３は、種々
の能動領域２間における完璧な絶縁物として動作する
が、このときダイオード５、６および７は逆バイアスさ
れている。逆に、基板のバイアス電圧よりも高い絶対値
を有する負の電圧が能動領域２に印加されると、ダイオ
ード５、６および７はそれらの標準的な逆バイアス状態
に関して導通を開始するが、能動領域２の間の相互の絶
縁を保証するためには、これらは逆バイアス状態になけ
ればならない。
負の電圧にバイアスされているとき、仕切り３は、種々
の能動領域２間における完璧な絶縁物として動作する
が、このときダイオード５、６および７は逆バイアスさ
れている。逆に、基板のバイアス電圧よりも高い絶対値
を有する負の電圧が能動領域２に印加されると、ダイオ
ード５、６および７はそれらの標準的な逆バイアス状態
に関して導通を開始するが、能動領域２の間の相互の絶
縁を保証するためには、これらは逆バイアス状態になけ
ればならない。
【００１４】こうした問題を典型的に示す応用が図２か
ら６に示されている。すなわち、従来の、電話回線の極
性が予め設定されていない電話への応用である。
ら６に示されている。すなわち、従来の、電話回線の極
性が予め設定されていない電話への応用である。
【００１５】この例においては、またここでは詳しくは
説明しない他の例においても同様に、基板１のバイアス
電圧よりも高い絶対値を有する負の電圧が能動要素２に
印加され、それに引き続いてダイオード５、６および７
が導通し、相互の絶縁が失われる結果になる。
説明しない他の例においても同様に、基板１のバイアス
電圧よりも高い絶対値を有する負の電圧が能動要素２に
印加され、それに引き続いてダイオード５、６および７
が導通し、相互の絶縁が失われる結果になる。
【００１６】図２には、従来の電話回路が図示されてい
るが、端子８および９を有する電話回線は、交換電池に
よってＤＣバイアスされている。その極性は設定されて
おらず、したがって電話機内に、通話回路１１およびシ
グナリング回路１２のためのバイアス用ブリッジ１０を
設ける必要がある。
るが、端子８および９を有する電話回線は、交換電池に
よってＤＣバイアスされている。その極性は設定されて
おらず、したがって電話機内に、通話回路１１およびシ
グナリング回路１２のためのバイアス用ブリッジ１０を
設ける必要がある。
【００１７】回路１１および１２は、送受器がオンフッ
クされスイッチ１３が閉となることによって活性化され
るが、集積して形成されており、それぞれは自分自身の
基板を有している。
クされスイッチ１３が閉となることによって活性化され
るが、集積して形成されており、それぞれは自分自身の
基板を有している。
【００１８】リンガ回路１４はＤＣ分離されなければな
らない。すなわち、オンフック時にも、着呼時にも、電
話回線に沿って直流電流が流れてはならない。そして高
耐圧キャパシタ１５はこの目的のために用いられる。全
波整流器１６がリンガのために用いられ、単独のキャパ
シタまたはフィルタ１９が、集積回路１４と並列に、回
路１４と、回路１４に対してそれぞれの基板を与える整
流器１６との間に接続される。
らない。すなわち、オンフック時にも、着呼時にも、電
話回線に沿って直流電流が流れてはならない。そして高
耐圧キャパシタ１５はこの目的のために用いられる。全
波整流器１６がリンガのために用いられ、単独のキャパ
シタまたはフィルタ１９が、集積回路１４と並列に、回
路１４と、回路１４に対してそれぞれの基板を与える整
流器１６との間に接続される。
【００１９】単一チップの電子回路の到来すなわち単一
の共通基板上に３つの異なる回路の機能、すなわちシグ
ナリング１２、通話１１およびリンギング１４という３
つの回路の機能を結合する回路の到来により、基板は共
通の基板となる。たとえば、図１３においては単一チッ
プが参照番号１７によって示されているが、さらにスイ
ッチ１８を設けて単一チップ１７の共通基板をバイアス
用ブリッジ１０の負の端子から分離することが不可欠で
ある。
の共通基板上に３つの異なる回路の機能、すなわちシグ
ナリング１２、通話１１およびリンギング１４という３
つの回路の機能を結合する回路の到来により、基板は共
通の基板となる。たとえば、図１３においては単一チッ
プが参照番号１７によって示されているが、さらにスイ
ッチ１８を設けて単一チップ１７の共通基板をバイアス
用ブリッジ１０の負の端子から分離することが不可欠で
ある。
【００２０】さらに、適用される国内的および国際的な
法律の規定に適合させるために、第４図に示されるよう
な機械的スイッチと、図５に示されるような個別なスイ
ッチと、図６に示されるような第２の高耐圧の分離用キ
ャパシタとのいずれかを含むようなレイアウトを使用す
る必要がある。これらのスイッチはいずれも、作動可能
な電子部品である。
法律の規定に適合させるために、第４図に示されるよう
な機械的スイッチと、図５に示されるような個別なスイ
ッチと、図６に示されるような第２の高耐圧の分離用キ
ャパシタとのいずれかを含むようなレイアウトを使用す
る必要がある。これらのスイッチはいずれも、作動可能
な電子部品である。
【００２１】キャパシタ２０を不要とし、しかも新たな
（外部の）集積可能なスイッチであってしかも共通基板
に対する、すなわち回路の従来の接地に対して負である
ような電圧を取り扱うことができるものを使用せずにす
ませるためには、実際の、意図的に作製された、あるい
は寄生的に形成された電圧や電流の経路、集積された部
品内に電圧や電流が分配されていく経路のすべてを詳細
にわたり知ることが不可欠となる。
（外部の）集積可能なスイッチであってしかも共通基板
に対する、すなわち回路の従来の接地に対して負である
ような電圧を取り扱うことができるものを使用せずにす
ませるためには、実際の、意図的に作製された、あるい
は寄生的に形成された電圧や電流の経路、集積された部
品内に電圧や電流が分配されていく経路のすべてを詳細
にわたり知ることが不可欠となる。
【００２２】本願発明の絶縁デバイスは、能動集積素子
の端子に接続された電源を含み、その能動集積素子は、
それがその上に規定された基板に関して、少なくとも１
つの逆バイアスされた接合を有している。
の端子に接続された電源を含み、その能動集積素子は、
それがその上に規定された基板に関して、少なくとも１
つの逆バイアスされた接合を有している。
【００２３】図７および８において、図示された基板の
上方に配置された回路は、能動集積要素とそれらを囲繞
する基板との間の実際のおよび寄生的な結合を模式的に
示す。
上方に配置された回路は、能動集積要素とそれらを囲繞
する基板との間の実際のおよび寄生的な結合を模式的に
示す。
【００２４】能動集積素子は、概ね参照符号１００によ
って示されるＤＭＯＳトランジスタを含み、そのソース
端子１０１は本体（Ｐ型拡散領域）に接続され、かつ第
１の寄生ダイオード１０３を介してドレイン端子１０２
に接続されている。ドレイン端子１０２は、第２の寄生
ダイオード１０５を介して絶縁基板の一部１０４に接続
され、ゲート端子１０６は電源（図示されない）に接続
される。
って示されるＤＭＯＳトランジスタを含み、そのソース
端子１０１は本体（Ｐ型拡散領域）に接続され、かつ第
１の寄生ダイオード１０３を介してドレイン端子１０２
に接続されている。ドレイン端子１０２は、第２の寄生
ダイオード１０５を介して絶縁基板の一部１０４に接続
され、ゲート端子１０６は電源（図示されない）に接続
される。
【００２５】寄生ダイオード１０３は逆バイアスされた
接合を含むが、そのカソード端子によってドレイン端子
１０２に接続され、そのアノード端子によってソース端
子１０１に接続される。ソース端子はＤＭＯＳトランジ
スタ１００の本体（Ｐ型拡散領域）に接続される。
接合を含むが、そのカソード端子によってドレイン端子
１０２に接続され、そのアノード端子によってソース端
子１０１に接続される。ソース端子はＤＭＯＳトランジ
スタ１００の本体（Ｐ型拡散領域）に接続される。
【００２６】図８に示されるように、保護ツェナーダイ
オード１０７が、ゲート端子１０６と並列に集積されて
おり、第３の寄生ダイオード１０８によって基板１０４
に、第４の寄生ダイオード１１０によって能動領域１０
９に接続されている。ツェナーダイオード１０７は、そ
の降伏電圧によってゲート端子１０６を保護するが、そ
の降伏電圧は、ゲート−ソース降伏電圧の最大値よりも
低くなければならない。
オード１０７が、ゲート端子１０６と並列に集積されて
おり、第３の寄生ダイオード１０８によって基板１０４
に、第４の寄生ダイオード１１０によって能動領域１０
９に接続されている。ツェナーダイオード１０７は、そ
の降伏電圧によってゲート端子１０６を保護するが、そ
の降伏電圧は、ゲート−ソース降伏電圧の最大値よりも
低くなければならない。
【００２７】図９は、トランジスタおよび基板１００
と、それと一体化された回路と、電源への接続を模式的
に示す。
と、それと一体化された回路と、電源への接続を模式的
に示す。
【００２８】スイッチオン命令が存在していない場合に
ＤＭＯＳトランジスタ１００が確実にオフ状態に維持さ
れるようにするために、図９にも示されるように、ツェ
ナーダイオード１０７と並列に、集積化された抵抗１１
１を挿入することも便利である。この抵抗１１１は、基
板１０４上に、１ｍｍ2 当り２ｋΩの抵抗値を有する高
抵抗のポリシリコンを用いて、あるいは技術的には「ド
レイン拡張」（ｄｒａｉｎ ｅｘｔｅｎｓｉｏｎ）とし
て知られている１ｍｍ2 当り２０ｋΩの抵抗値を有する
拡散抵抗を、特定のレイアウト解を用いて規定すること
ができる。
ＤＭＯＳトランジスタ１００が確実にオフ状態に維持さ
れるようにするために、図９にも示されるように、ツェ
ナーダイオード１０７と並列に、集積化された抵抗１１
１を挿入することも便利である。この抵抗１１１は、基
板１０４上に、１ｍｍ2 当り２ｋΩの抵抗値を有する高
抵抗のポリシリコンを用いて、あるいは技術的には「ド
レイン拡張」（ｄｒａｉｎ ｅｘｔｅｎｓｉｏｎ）とし
て知られている１ｍｍ2 当り２０ｋΩの抵抗値を有する
拡散抵抗を、特定のレイアウト解を用いて規定すること
ができる。
【００２９】ＤＭＯＳトランジスタ１００は、第２の抵
抗１１３をゲート端子１０６に接続するスイッチ１１２
を閉とすることによりオンに切換わる。これにより、抵
抗１１１および１１３の間に、最小の作動電圧を制限す
る分圧器が得られ、一方で吸収電流は一定ではない。
抗１１３をゲート端子１０６に接続するスイッチ１１２
を閉とすることによりオンに切換わる。これにより、抵
抗１１１および１１３の間に、最小の作動電圧を制限す
る分圧器が得られ、一方で吸収電流は一定ではない。
【００３０】好ましくは、ゲート端子１０６は、第１の
ダイオード接続されたバイポーラトランジスタ１１４と
第２のバイポーラトランジスタ１１５とを含む電流源の
ような電源によって駆動される。第１のバイポーラトラ
ンジスタ１１４のエミッタ端子は電源端子１１６に接続
され、ベースおよびコレクタ端子はともに接続され、さ
らに第２のトランジスタ１１５のベース端子に接続され
る。第２のバイポーラトランジスタ１１５のエミッタ端
子は、電源の端子１１６に接続され、コレクタ端子はＤ
ＭＯＳトランジスタ１００のゲート端子１０６に接続さ
れる。
ダイオード接続されたバイポーラトランジスタ１１４と
第２のバイポーラトランジスタ１１５とを含む電流源の
ような電源によって駆動される。第１のバイポーラトラ
ンジスタ１１４のエミッタ端子は電源端子１１６に接続
され、ベースおよびコレクタ端子はともに接続され、さ
らに第２のトランジスタ１１５のベース端子に接続され
る。第２のバイポーラトランジスタ１１５のエミッタ端
子は、電源の端子１１６に接続され、コレクタ端子はＤ
ＭＯＳトランジスタ１００のゲート端子１０６に接続さ
れる。
【００３１】電流源はまたスイッチ１１２を含み、スイ
ッチ１１２は電源の他の端子１１７に接続される。第３
の抵抗１１８と、第１のダイオード１１９のカソード端
子とは、電流源の出力端子に接続される。第２のダイオ
ード１２０は第１のダイオード１１９と直列に配列さ
れ、そのアノード端子は第４の抵抗１２２に接続され、
第４の抵抗１２２は、電源の端子１１６と、第３のバイ
ポーラトランジスタ１２１のベース端子とに接続され
る。
ッチ１１２は電源の他の端子１１７に接続される。第３
の抵抗１１８と、第１のダイオード１１９のカソード端
子とは、電流源の出力端子に接続される。第２のダイオ
ード１２０は第１のダイオード１１９と直列に配列さ
れ、そのアノード端子は第４の抵抗１２２に接続され、
第４の抵抗１２２は、電源の端子１１６と、第３のバイ
ポーラトランジスタ１２１のベース端子とに接続され
る。
【００３２】第３のトランジスタ１２１は、エミッタ端
子が第３の抵抗１１８に接続され、コレクタ端子が第１
のバイポーラトランジスタ１１４のコレクタおよびベー
ス端子と、第２のバイポーラトランジスタ１１５のベー
ス端子とに接続されている。電流源はまた、均等物であ
るＭＯＳＦＥＴトランジスタによっても実現されること
が、当業者にとっては理解できるであろう。
子が第３の抵抗１１８に接続され、コレクタ端子が第１
のバイポーラトランジスタ１１４のコレクタおよびベー
ス端子と、第２のバイポーラトランジスタ１１５のベー
ス端子とに接続されている。電流源はまた、均等物であ
るＭＯＳＦＥＴトランジスタによっても実現されること
が、当業者にとっては理解できるであろう。
【００３３】上述の電流源が集積化された場合、それ
は、仮に基板のバイアスに対して負であるような電圧が
あったとしても、基板に向かういかなる寄生的な経路を
も排除するために、Ｐ型拡散層を介してゲート端子１０
６に接することになる。有利なことに、電話回線の電源
端子１１６および１１７上の低電圧の場合には、ゲート
端子１０６に接する電流源の両端の電圧は実際上０とな
り、最小作動電圧が改善される。
は、仮に基板のバイアスに対して負であるような電圧が
あったとしても、基板に向かういかなる寄生的な経路を
も排除するために、Ｐ型拡散層を介してゲート端子１０
６に接することになる。有利なことに、電話回線の電源
端子１１６および１１７上の低電圧の場合には、ゲート
端子１０６に接する電流源の両端の電圧は実際上０とな
り、最小作動電圧が改善される。
【００３４】実際の実験により、本願発明は、意図され
た目標および目的を達成し、従来であれば電子的なおよ
び機械的な別個の構成要素の双方によって提供されてい
たような、種々の機能、したがって種々の構成要素を完
全にかつ有利に集積化することを可能とすることが示さ
れた。
た目標および目的を達成し、従来であれば電子的なおよ
び機械的な別個の構成要素の双方によって提供されてい
たような、種々の機能、したがって種々の構成要素を完
全にかつ有利に集積化することを可能とすることが示さ
れた。
【００３５】幸便にも、本願発明に従うデバイスによれ
ば、すべての機能を提供する構成要素を単一のチップ上
に集積化すること、すなわち単一の共通基板上に集積化
することを可能とし、それによってさらに個々の構成要
素を減少させる。
ば、すべての機能を提供する構成要素を単一のチップ上
に集積化すること、すなわち単一の共通基板上に集積化
することを可能とし、それによってさらに個々の構成要
素を減少させる。
【００３６】そのような集積化により、製造コストが２
通りの意味で減少できる。第１に、電話機回路を単純化
し、したがって印刷回路の組立および製造の作業と、回
路および製品の分析とを単純化することによってであ
る。第２に、管理部門においてであって、すなわち貯蔵
品を減少させ、それによって経営管理などを単純化させ
ることによってである。
通りの意味で減少できる。第１に、電話機回路を単純化
し、したがって印刷回路の組立および製造の作業と、回
路および製品の分析とを単純化することによってであ
る。第２に、管理部門においてであって、すなわち貯蔵
品を減少させ、それによって経営管理などを単純化させ
ることによってである。
【００３７】さらに、単一チップの採用に伴う部品の減
少は、製造上の複雑さをも減少させる。すなわち、溶接
や、取付などを減少させる。
少は、製造上の複雑さをも減少させる。すなわち、溶接
や、取付などを減少させる。
【００３８】こうした概念の発明は、数多くの修正や変
形をすることが可能であるが、それらのすべてはこの発
明の概念の範囲内である。細部のすべてはさらに、技術
的に均等である他の要素によって代替することができ
る。
形をすることが可能であるが、それらのすべてはこの発
明の概念の範囲内である。細部のすべてはさらに、技術
的に均等である他の要素によって代替することができ
る。
【００３９】実際、使用される材料、さらに寸法など
は、特定の応用のための要求によってどのようなものに
でもなり得る。
は、特定の応用のための要求によってどのようなものに
でもなり得る。
【００４０】本願発明をこの特定の一実施例によって説
明したことにより、種々の変更や修正や改良に、当業者
であれば想い到るであろう。そのような変更や修正や改
良は、この開示によって自明なものであり、この開示内
では明白には述べてはいないものの、この開示の範囲内
のものとして意図されており、本発明の本質および範囲
内のものであると意図されている。したがって、上述し
た説明は単なる例示のためのものであって、限定的なも
のとして意図されているものではない。本願発明は、特
許請求の範囲によって規定されたものおよびその均等物
によってのみ限定される。
明したことにより、種々の変更や修正や改良に、当業者
であれば想い到るであろう。そのような変更や修正や改
良は、この開示によって自明なものであり、この開示内
では明白には述べてはいないものの、この開示の範囲内
のものとして意図されており、本発明の本質および範囲
内のものであると意図されている。したがって、上述し
た説明は単なる例示のためのものであって、限定的なも
のとして意図されているものではない。本願発明は、特
許請求の範囲によって規定されたものおよびその均等物
によってのみ限定される。
【図１】実際の集積電子部品の種々のウェルの間の寄生
的接続を示す断面図である。
的接続を示す断面図である。
【図２】図１に示される集積部品を使用する応用の公知
の例を示す図である。
の例を示す図である。
【図３】図１に示される部品を使用する応用の他の公知
の例の、より縮小された形式のものを示す図である。
の例の、より縮小された形式のものを示す図である。
【図４】公知の電話機の回路図である。
【図５】図１に示される部品を使用する応用のさらに他
の公知の例の回路図である。
の公知の例の回路図である。
【図６】図１に示される部品を使用する公知の応用の他
の回路図である。
の回路図である。
【図７】本願発明によるＤＭＯＳトランジスタの、寄生
的であると否とを問わず実際の接続を図示する断面図で
ある。
的であると否とを問わず実際の接続を図示する断面図で
ある。
【図８】本願発明のツェナーダイオードの、寄生的であ
ると否とを問わず実際の接続を図示する断面図である。
ると否とを問わず実際の接続を図示する断面図である。
【図９】本願発明の実施例の概念を示す図である。
【図１０】本願発明の回路の詳細を模式的に示す図であ
る。
る。
１００ ＤＭＯＳトランジスタ １０１ ソース端子 １０２ ドレイン端子 １０３ 寄生ダイオード １０５ 寄生ダイオード １０６ ゲート端子 １０７ ツェナーダイオード １０８ 寄生ダイオード １０９ 能動領域 １１０ 寄生ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピィエトロ・コンシィーリョ イタリア、20141 ミラノ、ビア・デイ・ ボニェッティ、９ (72)発明者 ピィエトロ・エラティコ イタリア、20133 ミラノ、ビアーレ・カ ンパニーア、31
Claims (7)
- 【請求項１】 半導体絶縁デバイスであって、前記デバ
イスがその上に規定される基板に対して逆バイアスされ
た少なくとも１つの接合を有する能動集積素子の端子に
接続された電源手段を含むことを特徴とする、基板絶縁
デバイス。 - 【請求項２】 前記能動集積素子が、ＤＭＯＳトランジ
スタを含み、前記ＤＭＯＳトランジスタのソース端子
は、第１の寄生ダイオードによってドレイン端子に接続
され、該ドレイン端子は、第２の寄生ダイオードによっ
て絶縁基板の一部分に接続され、ゲート端子は、前記電
源手段に接続されていることを特徴とする、請求項１に
記載のデバイス。 - 【請求項３】 前記少なくとも１つの逆バイアスされた
接合は、前記第１の寄生ダイオードを含み、該第１の寄
生ダイオードは、そのアノード端子によって前記ＤＭＯ
Ｓトランジスタのソース端子に、そのカソード端子によ
って前記ＤＭＯＳトランジスタのドレイン端子に接続さ
れることを特徴とする、請求項２に記載のデバイス。 - 【請求項４】 前記ゲート端子が、第３の寄生ダイオー
ドによって前記基板に、第４の寄生ダイオードによって
活性領域にそれぞれ接続された保護ツェナーダイオード
を、並列に有することを特徴とする、請求項２に記載の
デバイス。 - 【請求項５】 前記電源手段が、電流源を含み、前記電
流源は、第１のダイオード接続されたトランジスタと第
２のトランジスタとを含むことを特徴とする、請求項１
に記載にデバイス。 - 【請求項６】 前記第１および第２のトランジスタがバ
イポーラトランジスタであり、 前記第１のバイポーラトランジスタのエミッタ端子は電
源に接続され、ベース端子とコレクタ端子とはともに接
続され、さらに前記第２のトランジスタのベース端子に
接続されており、 前記第２のバイポーラトランジスタのエミッタ端子は前
記電源に、コレクタ端子は前記ＤＭＯＳトランジスタの
ゲート端子に接続されていることを特徴とする、請求項
５に記載のデバイス。 - 【請求項７】 前記第１のトランジスタおよび前記第２
のトランジスタはＭＯＳＦＥＴトランジスタであり、 前記第１のＭＯＳＦＥＴトランジスタのソース端子は電
源に、ゲート端子およびドレイン端子は相互に接続され
かつさらに前記第２のＭＯＳＦＥＴトランジスタのゲー
ト端子に接続されており、 前記第２のＭＯＳＦＥＴトランジスタのソース端子は前
記電源に、ドレイン端子は前記ＤＭＯＳトランジスタの
ゲート端子に接続されていることを特徴とする、請求項
５に記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92A000338 | 1992-02-17 | ||
| ITMI920338A IT1261880B (it) | 1992-02-17 | 1992-02-17 | Dispositivo di isolamento del substrato, particolarmente per circuiti integrati |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065792A true JPH065792A (ja) | 1994-01-14 |
Family
ID=11362007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5025662A Withdrawn JPH065792A (ja) | 1992-02-17 | 1993-02-15 | 基板絶縁デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5525832A (ja) |
| EP (1) | EP0556743B1 (ja) |
| JP (1) | JPH065792A (ja) |
| DE (1) | DE69324621T2 (ja) |
| IT (1) | IT1261880B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925910A (en) * | 1997-03-28 | 1999-07-20 | Stmicroelectronics, Inc. | DMOS transistors with schottky diode body structure |
| DE69834315T2 (de) | 1998-02-10 | 2007-01-18 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist |
| DE10006519B4 (de) * | 2000-02-15 | 2004-03-11 | Infineon Technologies Ag | MOSFET-Treibertransistor und Verfahren zum Herstellen desselben |
| DE10037452B4 (de) | 2000-08-01 | 2006-07-27 | Infineon Technologies Ag | Nachführschaltung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256893A (en) * | 1987-07-22 | 1993-10-26 | Hitachi, Ltd. | Semiconductor integrated circuit device with power MOSFET incorporated |
| US5151767A (en) * | 1991-05-03 | 1992-09-29 | North American Philips Corp. | Power integrated circuit having reverse-voltage protection |
| IT1252623B (it) * | 1991-12-05 | 1995-06-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore comprendente almeno un transistor di potenza e almeno un circuito di comando, con circuito di isolamento dinamico,integrati in maniera monolitica nella stessa piastrina |
-
1992
- 1992-02-17 IT ITMI920338A patent/IT1261880B/it active IP Right Grant
-
1993
- 1993-02-12 EP EP93102239A patent/EP0556743B1/en not_active Expired - Lifetime
- 1993-02-12 DE DE69324621T patent/DE69324621T2/de not_active Expired - Fee Related
- 1993-02-15 JP JP5025662A patent/JPH065792A/ja not_active Withdrawn
- 1993-02-16 US US08/017,816 patent/US5525832A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5525832A (en) | 1996-06-11 |
| DE69324621D1 (de) | 1999-06-02 |
| ITMI920338A0 (it) | 1992-02-17 |
| ITMI920338A1 (it) | 1993-08-18 |
| IT1261880B (it) | 1996-06-03 |
| DE69324621T2 (de) | 1999-12-09 |
| EP0556743B1 (en) | 1999-04-28 |
| EP0556743A1 (en) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164802A (en) | Power vdmosfet with schottky on lightly doped drain of lateral driver fet | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| EP0065269B1 (en) | Switching device and circuit | |
| US5349230A (en) | Diode circuit for high speed switching transistor | |
| JP3146579B2 (ja) | プログラマブル過電圧保護回路 | |
| US6878996B2 (en) | MOS power transistor | |
| JP3707942B2 (ja) | 半導体装置とそれを用いた半導体回路 | |
| US7595696B2 (en) | Power amplifier | |
| KR100286842B1 (ko) | 역전압 보호 회로를 구비한 파워 디바이스 | |
| JPH065792A (ja) | 基板絶縁デバイス | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| US4807009A (en) | Lateral transistor | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JPH0758331A (ja) | 半導体装置 | |
| US5767537A (en) | Capacitively triggered silicon controlled rectifier circuit | |
| US4516037A (en) | Control circuitry for high voltage solid-state switches | |
| KR940018964A (ko) | 반도체 장치 | |
| KR19980023935A (ko) | 반도체 집적회로 | |
| US7319263B2 (en) | Semiconductor component with switching element configured to reduce parasitic current flow | |
| US3942040A (en) | Semiconductor speech path switch circuitry | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH0521714A (ja) | 過電圧保護回路 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JP3146650B2 (ja) | パワー集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |