JPS6059752A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6059752A JPS6059752A JP16868383A JP16868383A JPS6059752A JP S6059752 A JPS6059752 A JP S6059752A JP 16868383 A JP16868383 A JP 16868383A JP 16868383 A JP16868383 A JP 16868383A JP S6059752 A JPS6059752 A JP S6059752A
- Authority
- JP
- Japan
- Prior art keywords
- substance
- hole
- wiring
- layer
- wiring material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置の製造方法に関し、特に集積回路の
多層配線系におけるスルーホール部分の信頼性を改善し
た半導体装置の製造方法に関する。
多層配線系におけるスルーホール部分の信頼性を改善し
た半導体装置の製造方法に関する。
従来、半導体装置の多層配線系における上層配線と下層
配線の接続方法は、例えば２層配線系は第」図に示すよ
う構成されていた。すなわち下層配線１０１を半導体基
板１０５上にホトエツチング法によシ形成した後、例え
ば酸化シリコンのような層間絶縁膜１０２を気相生長法
によシ付着させ、所望の位置にスルーホール１０６をホ
トエツチング法によシ開口している。その後上層の配線
物質１０３を付着させ、ホトエツチング法によシ配線系
を形成し、最後に保護膜１０４を形成している。
配線の接続方法は、例えば２層配線系は第」図に示すよ
う構成されていた。すなわち下層配線１０１を半導体基
板１０５上にホトエツチング法によシ形成した後、例え
ば酸化シリコンのような層間絶縁膜１０２を気相生長法
によシ付着させ、所望の位置にスルーホール１０６をホ
トエツチング法によシ開口している。その後上層の配線
物質１０３を付着させ、ホトエツチング法によシ配線系
を形成し、最後に保護膜１０４を形成している。
しかし、この方法によれば、スルーホール内部は層間絶
縁膜の厚さだけスルーホール外部と段差が生じ、その結
果スルーホール端部で上層配線に切れが生じ、下層と上
層で電気的に接続不良となる場合があシ、多層配線を持
つ集積回路の歩留シ低下の一原因となっている。
縁膜の厚さだけスルーホール外部と段差が生じ、その結
果スルーホール端部で上層配線に切れが生じ、下層と上
層で電気的に接続不良となる場合があシ、多層配線を持
つ集積回路の歩留シ低下の一原因となっている。
また、前走した上１皆配綜のスルーホール端部での切れ
を改善する方法として、開１」されたスルーホール内を
献物物質で埋め、スルーホール内外の段差を小さくする
方法が提案されている。この方法を第２図（ａ）〜（Ｃ
）により説り」する。
を改善する方法として、開１」されたスルーホール内を
献物物質で埋め、スルーホール内外の段差を小さくする
方法が提案されている。この方法を第２図（ａ）〜（Ｃ
）により説り」する。
第２図（ａ）に示すように、先ず従来技術により下層配
線系２０１を半導体基板２０５上に形成、次いで層間絶
縁膜２０２を気相生長法により付層し、スルーホール２
０６を開口し、スルーホールを埋める配線物質２０７を
刺着した後、スルーホール」二にホ）・レジスト２０８
を形成する。
線系２０１を半導体基板２０５上に形成、次いで層間絶
縁膜２０２を気相生長法により付層し、スルーホール２
０６を開口し、スルーホールを埋める配線物質２０７を
刺着した後、スルーホール」二にホ）・レジスト２０８
を形成する。
次に第２図（ｂ）に示すように、配線物夕！↓２０７を
等方性エツチング法により、スルーホール内部金銭して
除去する。
等方性エツチング法により、スルーホール内部金銭して
除去する。
次に第２図（Ｃ）に示すように、ホトレジスト２０８を
除去した後に、上層配線物ｔｌ↓２０３を付着し上層配
線系を形成する。
除去した後に、上層配線物ｔｌ↓２０３を付着し上層配
線系を形成する。
しかし、この方法ではスルーホール内部に残す配線物質
２０７′の整形が困難でちゃ、スルーホール周辺部に突
起を生じ、平坦な面を形成しにくい〔発明の目的〕 本発明の目的は、上記欠点を除き、多層配線系のスルー
ホール部分での下層配線と上）ｆｊ配線の接続を良好に
し、スルーホール上を容易に平用什して、自由度の高い
多層配線を有する半導体装１４の製造方法を提供するこ
とにある。
２０７′の整形が困難でちゃ、スルーホール周辺部に突
起を生じ、平坦な面を形成しにくい〔発明の目的〕 本発明の目的は、上記欠点を除き、多層配線系のスルー
ホール部分での下層配線と上）ｆｊ配線の接続を良好に
し、スルーホール上を容易に平用什して、自由度の高い
多層配線を有する半導体装１４の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法は、下層配線系上に成長
した層間絶縁膜に対しスルーホールをホトエッチンクに
て開口する工程と、前記スルーホールを埋める配線物質
を＋ｊＭさせる工程と、該配線物質上に該配線物質と異
なる層【形成する工程と、該配線物質と異なる層と前記
配線物質のエツチング盆交互に繰り返しスルーホールを
埋めた配線物質の表面を層間絶縁膜の表面とほぼ一致さ
せる工程と、前記配線物質で埋められたスルーホール上
に上層配線を形成する工程とを含んで構成される。
した層間絶縁膜に対しスルーホールをホトエッチンクに
て開口する工程と、前記スルーホールを埋める配線物質
を＋ｊＭさせる工程と、該配線物質上に該配線物質と異
なる層【形成する工程と、該配線物質と異なる層と前記
配線物質のエツチング盆交互に繰り返しスルーホールを
埋めた配線物質の表面を層間絶縁膜の表面とほぼ一致さ
せる工程と、前記配線物質で埋められたスルーホール上
に上層配線を形成する工程とを含んで構成される。
次に、本発明の実施例について、図面を参照し程順に示
した部分断面図である。
した部分断面図である。
第３図（ａ）に示すように、先ず従来技術により半導体
基板３０５上に下層配線系３０１を形成した後、下層配
線３０１上に層間物質３０２を被着、所望の位置にスル
ーホール３０６を開口する。次いでスルーホール３０６
を埋めるだめの配線物質３０７を付着後、その上に重ね
て、例えは多結晶ケイ素などの配線物質と性質の異なる
物質３０９を蒸着法などにより付着する。次にスルーホ
ール領域上の配線物質と性質の異なる物質上にホトワー
クにより、ホトレジスト３０８を形成する。
基板３０５上に下層配線系３０１を形成した後、下層配
線３０１上に層間物質３０２を被着、所望の位置にスル
ーホール３０６を開口する。次いでスルーホール３０６
を埋めるだめの配線物質３０７を付着後、その上に重ね
て、例えは多結晶ケイ素などの配線物質と性質の異なる
物質３０９を蒸着法などにより付着する。次にスルーホ
ール領域上の配線物質と性質の異なる物質上にホトワー
クにより、ホトレジスト３０８を形成する。
次に、第３図［有］）に示すようにホトレジスト３０Ｂ
をマスクとして多結晶ケイ素などの配ＩＷ物質と性質の
異なる物質３０９を等方性エツチング法によシ除去する
。次にスルーホール部に残った多結晶ケイ素などの層３
０９′をマスクとして配線物質３０７を等方性エツチン
グ法により、オーバーエツチングし、ヌル−ホール以外
の部分の配線物質を除去し、ヌル−ホール内部に配線物
質３０７′を残す。
をマスクとして多結晶ケイ素などの配ＩＷ物質と性質の
異なる物質３０９を等方性エツチング法によシ除去する
。次にスルーホール部に残った多結晶ケイ素などの層３
０９′をマスクとして配線物質３０７を等方性エツチン
グ法により、オーバーエツチングし、ヌル−ホール以外
の部分の配線物質を除去し、ヌル−ホール内部に配線物
質３０７′を残す。
次に、第３図（Ｃ）に示すように、さらに多結晶ケイ素
などの層３０９′ をオーバーエツチングして３０９″
の形とし、これをマスクとして配線物質３０７′を等方
性エツチングにより除去し１層間物質３０２とほぼ平ら
になるようにする。このエツチングは必要に応じ多結晶
ケイ素などの層と配線宵質のエツチングを数回交互に繰
り返し実施してもよい。
などの層３０９′ をオーバーエツチングして３０９″
の形とし、これをマスクとして配線物質３０７′を等方
性エツチングにより除去し１層間物質３０２とほぼ平ら
になるようにする。このエツチングは必要に応じ多結晶
ケイ素などの層と配線宵質のエツチングを数回交互に繰
り返し実施してもよい。
次に、第３図（ｄＫ示すように、平坦化さねたスルーホ
ール内部の配線物質上の多結晶ケイ素などの層３０９”
とホトレジスト３０８を除去し、上層配線物質を付着し
、ホトエツチング法によジ上層配線系３０３を形成し、
保護膜３０４を付着させると２層配線は完成する。
ール内部の配線物質上の多結晶ケイ素などの層３０９”
とホトレジスト３０８を除去し、上層配線物質を付着し
、ホトエツチング法によジ上層配線系３０３を形成し、
保護膜３０４を付着させると２層配線は完成する。
以上２層配線系について説明したが、３層、４層等の多
層配線系の場合のスルーホール部分の形成についても同
様に実施することができる。
層配線系の場合のスルーホール部分の形成についても同
様に実施することができる。
以上説明したとおり、本発明はホトエノチング工程を一
層につき一工程追加することＶＣより、下層配線と上５
ｑ配線をスルーホールを埋めた配線物質により接続し、
かつスルーホール上を平坦にすることができるので、上
下配線の４’）１％Ｉｊ−が良好で、歩留りが向上１−
１かつ多層配線の自由度が大きい半導体装１れを容易に
イｑることができる。
層につき一工程追加することＶＣより、下層配線と上５
ｑ配線をスルーホールを埋めた配線物質により接続し、
かつスルーホール上を平坦にすることができるので、上
下配線の４’）１％Ｉｊ−が良好で、歩留りが向上１−
１かつ多層配線の自由度が大きい半導体装１れを容易に
イｑることができる。
第１図は従来の２層配線を有する半と・体’ｌ”：ｔ”
ｆの部分断面図、第２図（ａ）〜（Ｃ）は改良された従
来の半導体装Ｉｔ％Ｈの製造方法を敗ヴ１するための工
’ｆ；Ｉｃ＝に示シｒｔ 部分Ｈｆｒ 面図、第３図（
ａＪ 〜（ｄｌｉｌ一本ツ１゛、す１］の一層、 ｈｆ
４例の説明のための工利！１ｌｌｉ’ｊｖＣ示した↑１
ト分断面図である。 １０１．２０１，３０１・・・・・・下層配線系、１０
２゜２０２．３０２−・・・・・層間物質、１０３，２
０３゜３０３・・・・・・上層配鴛系、１０４ 、３０
４・・・・・・保護膜、１０５，２０５，３０５・・・
・・・半導体層板、１０６．２０６．３０６・・・・・
・スルーホール、２０７゜２０７’ 、３０７．３０７
’ 、３０７″・・・・・・スルーホールを埋める配線
物質、２０８，３０８・・・・・・ホトレジスト、３０
９，３０９’ 、３０９”・・・・・・配線物質と性質
の異なる層。 Ｗ□ ′ 代理人 弁理士 内 原 臼１゜ 又− 茅と図 第３図
ｆの部分断面図、第２図（ａ）〜（Ｃ）は改良された従
来の半導体装Ｉｔ％Ｈの製造方法を敗ヴ１するための工
’ｆ；Ｉｃ＝に示シｒｔ 部分Ｈｆｒ 面図、第３図（
ａＪ 〜（ｄｌｉｌ一本ツ１゛、す１］の一層、 ｈｆ
４例の説明のための工利！１ｌｌｉ’ｊｖＣ示した↑１
ト分断面図である。 １０１．２０１，３０１・・・・・・下層配線系、１０
２゜２０２．３０２−・・・・・層間物質、１０３，２
０３゜３０３・・・・・・上層配鴛系、１０４ 、３０
４・・・・・・保護膜、１０５，２０５，３０５・・・
・・・半導体層板、１０６．２０６．３０６・・・・・
・スルーホール、２０７゜２０７’ 、３０７．３０７
’ 、３０７″・・・・・・スルーホールを埋める配線
物質、２０８，３０８・・・・・・ホトレジスト、３０
９，３０９’ 、３０９”・・・・・・配線物質と性質
の異なる層。 Ｗ□ ′ 代理人 弁理士 内 原 臼１゜ 又− 茅と図 第３図
Claims (1)
- 下層配線系上に成長した層間絶縁膜に対し、スルーホー
ルをホトエツチングにて開口する工程と、前記スルーホ
ールを埋める配線物質を付着させる工程と、該配線物質
上に該配線物質と異なる層を形成する工程と、該配線物
質と異なる層と、前記配線物質のエツチングを交互に繰
り返しスルーホールを埋めた配線物質の表面を層間絶縁
膜の表向とほぼ一致させる工程と、前記配線物質で埋め
られたスルーホール上に上層配線を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16868383A JPS6059752A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16868383A JPS6059752A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059752A true JPS6059752A (ja) | 1985-04-06 |
Family
ID=15872534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16868383A Pending JPS6059752A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059752A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239412A (en) * | 1990-02-05 | 1993-08-24 | Sharp Kabushiki Kaisha | Solid image pickup device having microlenses |
| US5396090A (en) * | 1993-02-17 | 1995-03-07 | Sharp Kabushiki Kaisha | Solid state imaging device having partition wall for partitioning bottom portions of micro lenses |
| US5422285A (en) * | 1992-05-27 | 1995-06-06 | Sharp Kabushiki Kaisha | Method of producing solid-state imaging device |
| US5764318A (en) * | 1991-09-26 | 1998-06-09 | Canon Kabushiki Kaisha | Liquid crystal display panel and projector utilizing the same |
| US6623668B1 (en) | 1999-05-11 | 2003-09-23 | Nec Electronics Corporation | Method of forming micro lenses of a solid-state image pick-up device |
| US7732963B2 (en) | 2006-08-04 | 2010-06-08 | Mabuchi Motor Co., Ltd. | Small-sized motor having ring-shaped field magnet |
| US8013927B2 (en) | 2005-07-08 | 2011-09-06 | Nikon Corporation | Solid-state image sensors |
-
1983
- 1983-09-13 JP JP16868383A patent/JPS6059752A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239412A (en) * | 1990-02-05 | 1993-08-24 | Sharp Kabushiki Kaisha | Solid image pickup device having microlenses |
| US5764318A (en) * | 1991-09-26 | 1998-06-09 | Canon Kabushiki Kaisha | Liquid crystal display panel and projector utilizing the same |
| US5422285A (en) * | 1992-05-27 | 1995-06-06 | Sharp Kabushiki Kaisha | Method of producing solid-state imaging device |
| US5583354A (en) * | 1992-05-27 | 1996-12-10 | Sharp Kabushiki Kaisha | Solid-state imaging device having microlenses |
| US5396090A (en) * | 1993-02-17 | 1995-03-07 | Sharp Kabushiki Kaisha | Solid state imaging device having partition wall for partitioning bottom portions of micro lenses |
| US6623668B1 (en) | 1999-05-11 | 2003-09-23 | Nec Electronics Corporation | Method of forming micro lenses of a solid-state image pick-up device |
| US8013927B2 (en) | 2005-07-08 | 2011-09-06 | Nikon Corporation | Solid-state image sensors |
| US7732963B2 (en) | 2006-08-04 | 2010-06-08 | Mabuchi Motor Co., Ltd. | Small-sized motor having ring-shaped field magnet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514417B2 (ja) | ||
| JPS6059752A (ja) | 半導体装置の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS58184742A (ja) | 半導体装置の製造方法 | |
| JPH0577331B2 (ja) | ||
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS6130055A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01154534A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH0680735B2 (ja) | 半導体装置 | |
| JPH0138370B2 (ja) | ||
| JPS618954A (ja) | 多層配線の形成方法 |