JPS6059722B2 - 薄膜抵抗素子およびその製造方法 - Google Patents
薄膜抵抗素子およびその製造方法Info
- Publication number
- JPS6059722B2 JPS6059722B2 JP55146201A JP14620180A JPS6059722B2 JP S6059722 B2 JPS6059722 B2 JP S6059722B2 JP 55146201 A JP55146201 A JP 55146201A JP 14620180 A JP14620180 A JP 14620180A JP S6059722 B2 JPS6059722 B2 JP S6059722B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating layer
- resistive
- electrodes
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路、大規模集積回路など薄膜を用い
て構成される電子回路部品の薄膜抵抗素子とその製造方
法に関するものである。
て構成される電子回路部品の薄膜抵抗素子とその製造方
法に関するものである。
従来の薄膜抵抗素子は第１図アに平面図、第１図イに断
面図を示すように、絶縁性基板１の上に抵抗体２および
電極３が順次作成され抵抗素子が構成されている。
面図を示すように、絶縁性基板１の上に抵抗体２および
電極３が順次作成され抵抗素子が構成されている。
この抵抗体２および電極３は所望形状にホトリソグラフ
ィ手法でパターン化されているが、エッチングの際サイ
ドエッチが避けられず、特に抵抗パターンの周辺部のサ
イドエッチによる組成変化や形状不均一化は信頼性に大
きく影響し性能劣化の原因となる。特にエッチング速度
の異なる２成分系以上の抵抗材料を用いるときにはこの
影響は大きいものであつた。一方簿膜集積回路技術は、
より高密度でより高集積化の方向に進んでおり、そのた
めにはチップ素子表面をより有効に利用するため立体化
、多層配線化などが進められている。
ィ手法でパターン化されているが、エッチングの際サイ
ドエッチが避けられず、特に抵抗パターンの周辺部のサ
イドエッチによる組成変化や形状不均一化は信頼性に大
きく影響し性能劣化の原因となる。特にエッチング速度
の異なる２成分系以上の抵抗材料を用いるときにはこの
影響は大きいものであつた。一方簿膜集積回路技術は、
より高密度でより高集積化の方向に進んでおり、そのた
めにはチップ素子表面をより有効に利用するため立体化
、多層配線化などが進められている。
そのためにはチップ表面上の素子凹凸を少なくし、段差
が小さくなるようにし、微細化による配線交差部での段
差切れの発生をおさえる必要があるが従来の薄膜抵抗素
子構成にはこのような配慮がなされていなかつた。本発
明の目的は上述の欠点を除去した高精度、高品位の薄膜
抵抗素子とその製造方法を堤供するものである。
が小さくなるようにし、微細化による配線交差部での段
差切れの発生をおさえる必要があるが従来の薄膜抵抗素
子構成にはこのような配慮がなされていなかつた。本発
明の目的は上述の欠点を除去した高精度、高品位の薄膜
抵抗素子とその製造方法を堤供するものである。
本発明は基本的には絶縁層を有するウェハの絶縁層をあ
らかじめ所望抵抗パターン状に、かつこの絶縁層を貫通
しない範囲の深さにエッチングし、しかる後にこのウェ
ハ上に電極用薄膜を堆積させ所望形状電極にエッチング
し、さらに抵抗薄膜を堆積させてからすでに形成された
抵抗パターン状の溝内の抵抗薄膜だけを残しそれ以外は
除去してなる薄膜抵抗素子とその製造方法に関するもの
である。
らかじめ所望抵抗パターン状に、かつこの絶縁層を貫通
しない範囲の深さにエッチングし、しかる後にこのウェ
ハ上に電極用薄膜を堆積させ所望形状電極にエッチング
し、さらに抵抗薄膜を堆積させてからすでに形成された
抵抗パターン状の溝内の抵抗薄膜だけを残しそれ以外は
除去してなる薄膜抵抗素子とその製造方法に関するもの
である。
このように抵抗パターンの形状があらかじめ絶’縁層内
に溝状に形成され、電極が形成されてから、その後で抵
抗薄膜が堆積されこの溝内部以外の抵抗薄膜は化学溶解
以外の方法たとえばリフトオフ法などで除去できるので
抵抗周辺部のサイドエッチなどがなく、したがつて組成
変化、形状不均一などは基本的に発生しない特徴をもつ
ている。
に溝状に形成され、電極が形成されてから、その後で抵
抗薄膜が堆積されこの溝内部以外の抵抗薄膜は化学溶解
以外の方法たとえばリフトオフ法などで除去できるので
抵抗周辺部のサイドエッチなどがなく、したがつて組成
変化、形状不均一などは基本的に発生しない特徴をもつ
ている。
さらに薄膜抵抗部および電極の一部がウェハの絶縁層内
に埋没した形状になるので、これらの上にさらに絶縁層
を設けて多層配線する場合などは表面の段差のカバレー
ジのフラット化がし易い特徴をもつている。
に埋没した形状になるので、これらの上にさらに絶縁層
を設けて多層配線する場合などは表面の段差のカバレー
ジのフラット化がし易い特徴をもつている。
これは簿膜抵抗素子の個数が多数になり複数の抵抗網を
構成する場合には非常に大きな効果を発揮する。以下本
発明の一実施例を図面を用いて説明する。
構成する場合には非常に大きな効果を発揮する。以下本
発明の一実施例を図面を用いて説明する。
第２図アは本発明による簿膜抵抗素子の平面図、第２図
力はその断面図である。第２図イ，ウ，オはその製造工
程における断面図である。なお第２図イ〜はオは第２図
アＡ−Ａ″線に相当する断面図を示す。第２図イに示す
工程の如くシリコン酸化物の絶縁層（膜厚１μｍ以下）
１１を有するシリコンウェハ１０上にホトレンジストを
塗布し、所定の抵抗マスタパターンを用いて露光しホト
レジストのパターンを形成してからこのパターンを用い
てシリコン酸化物絶縁層１１をドライエッチングまたは
化学エッチング几て抵抗パターン状の溝１５を形成する
。
力はその断面図である。第２図イ，ウ，オはその製造工
程における断面図である。なお第２図イ〜はオは第２図
アＡ−Ａ″線に相当する断面図を示す。第２図イに示す
工程の如くシリコン酸化物の絶縁層（膜厚１μｍ以下）
１１を有するシリコンウェハ１０上にホトレンジストを
塗布し、所定の抵抗マスタパターンを用いて露光しホト
レジストのパターンを形成してからこのパターンを用い
てシリコン酸化物絶縁層１１をドライエッチングまたは
化学エッチング几て抵抗パターン状の溝１５を形成する
。
このエッチング深さはシリコン酸化物絶縁層１１を貫通
しない範囲内で自由に選択できる。エッチング方法とし
てはドライエッチング、時に平行平板型のドライエッチ
ング装置によるエッチング法が、サイドエッチングが少
なく精密なパターン出しに優れているのでこのドライエ
ッチング法を用いるのが好ましい。次に第２図ウに示す
工程の如く、ウェハ全面に電極用薄膜たとえば−アルミ
ニウムなどを真空蒸着またはスパッタ法で堆積させ上述
のホトリソグラフィ手法で所定電極形状のホトレジスト
パターンを形成してから、このパターンを用いて電極用
薄膜を周知のベベルエッチング法（Ｔ，Ａｇａｔｓｕｍ
ａｅｔ，ａｌｊ．，ＥｌｅｃｔｒＯｃｈｅｍ．ＳＯｃ．
ｌ２２（ＮＯ．６）８２５〜８２９（１９７５）によつ
て電極端部にテーパーのついた電極１３を形成させる。
次に第２図工に示す工程の如く、ウェハ全面にホトレジ
ストを塗布し所定の抵抗マスタパターン１４を形成させ
る。
しない範囲内で自由に選択できる。エッチング方法とし
てはドライエッチング、時に平行平板型のドライエッチ
ング装置によるエッチング法が、サイドエッチングが少
なく精密なパターン出しに優れているのでこのドライエ
ッチング法を用いるのが好ましい。次に第２図ウに示す
工程の如く、ウェハ全面に電極用薄膜たとえば−アルミ
ニウムなどを真空蒸着またはスパッタ法で堆積させ上述
のホトリソグラフィ手法で所定電極形状のホトレジスト
パターンを形成してから、このパターンを用いて電極用
薄膜を周知のベベルエッチング法（Ｔ，Ａｇａｔｓｕｍ
ａｅｔ，ａｌｊ．，ＥｌｅｃｔｒＯｃｈｅｍ．ＳＯｃ．
ｌ２２（ＮＯ．６）８２５〜８２９（１９７５）によつ
て電極端部にテーパーのついた電極１３を形成させる。
次に第２図工に示す工程の如く、ウェハ全面にホトレジ
ストを塗布し所定の抵抗マスタパターン１４を形成させ
る。
その後第２図オに示す工程の如くウェハ上全面に薄膜抵
抗用の薄膜１２を真空蒸着、スパッタ、イオンブレーテ
ィング、ＣＶＤ法などの技術を用いて堆積させる。この
薄膜抵抗材料としてはＮｉ−Ｃｒ，Ｃｒ−Ｓｉ．Ｔａ−
Ｎ，Ｔａ−Ａｉ一Ｎ，Ｔｉ−Ｚｒ−Ｎ−Ｎ，Ｔａ−Ａ１
など広範な材料を用いることができる。次に第２図力に
示す如く、抵抗パターン形状の溝１５内部以外の抵抗薄
膜をホトレンジストと共にリフトオフ法で除去し抵抗パ
ターンが形成され薄膜抵抗素子が作成される。さらに信
頼性を向上させるためにはこの薄膜抵抗素子上にシリコ
ン酸化物やチッ化シリコンなどの絶縁性保護膜を周知の
方法て形成すれはよい。またこの必要に応じて熱処理が
行われる。なお、本実施例では基板としてシリコン酸化
物を有するシリコンウェハを用いているが、エッチング
可能な絶縁層を有する基板であれば他の材料でもよい。
以上述べた如く本発明によれば抵抗パターンにサイドエ
ッチが起こらないためほとんど抵抗値修正を必要とせず
高精度な薄膜抵抗素子を製造することができるとともに
、多層化も容易な優れた工業的効果を有するものである
。
抗用の薄膜１２を真空蒸着、スパッタ、イオンブレーテ
ィング、ＣＶＤ法などの技術を用いて堆積させる。この
薄膜抵抗材料としてはＮｉ−Ｃｒ，Ｃｒ−Ｓｉ．Ｔａ−
Ｎ，Ｔａ−Ａｉ一Ｎ，Ｔｉ−Ｚｒ−Ｎ−Ｎ，Ｔａ−Ａ１
など広範な材料を用いることができる。次に第２図力に
示す如く、抵抗パターン形状の溝１５内部以外の抵抗薄
膜をホトレンジストと共にリフトオフ法で除去し抵抗パ
ターンが形成され薄膜抵抗素子が作成される。さらに信
頼性を向上させるためにはこの薄膜抵抗素子上にシリコ
ン酸化物やチッ化シリコンなどの絶縁性保護膜を周知の
方法て形成すれはよい。またこの必要に応じて熱処理が
行われる。なお、本実施例では基板としてシリコン酸化
物を有するシリコンウェハを用いているが、エッチング
可能な絶縁層を有する基板であれば他の材料でもよい。
以上述べた如く本発明によれば抵抗パターンにサイドエ
ッチが起こらないためほとんど抵抗値修正を必要とせず
高精度な薄膜抵抗素子を製造することができるとともに
、多層化も容易な優れた工業的効果を有するものである
。
第１図は従来の薄膜抵抗素子を示しアは平面図、イは断
面図、第２図は本発明の一実施例を示し、アは完成した
薄膜抵抗素子の平面図、イ，ウ，工，オは工程上におけ
る断面図、力は完成したものの断面図である。 １０・・・・ウリコンウエハ、１１・・・・ウリコン酸
化物絶縁層、１２・・・・・・抵抗用の薄膜、１３・・
・・・・電極。
面図、第２図は本発明の一実施例を示し、アは完成した
薄膜抵抗素子の平面図、イ，ウ，工，オは工程上におけ
る断面図、力は完成したものの断面図である。 １０・・・・ウリコンウエハ、１１・・・・ウリコン酸
化物絶縁層、１２・・・・・・抵抗用の薄膜、１３・・
・・・・電極。
Claims (1)
- 【特許請求の範囲】 １ ウェハ上の絶縁層に設けた溝の所定位置に選択的に
電極を形成し、電極間の溝中に抵抗用薄膜を有すること
を特徴とする薄膜抵抗素子。 ２ ウェハ上に設けた絶縁層にこの絶縁層を貫通しない
深さで所望パターンの溝をエッチングにより形成し、こ
の上に電極用の薄膜を形成し電極となるべき所望の位置
を残してエッチングし、さらに抵抗用の薄膜を全面に形
成し前記溝の内部のみを残して他の部分の抵抗用の薄膜
を除去することを特徴とする薄膜抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146201A JPS6059722B2 (ja) | 1980-10-17 | 1980-10-17 | 薄膜抵抗素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146201A JPS6059722B2 (ja) | 1980-10-17 | 1980-10-17 | 薄膜抵抗素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5769704A JPS5769704A (en) | 1982-04-28 |
| JPS6059722B2 true JPS6059722B2 (ja) | 1985-12-26 |
Family
ID=15402404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55146201A Expired JPS6059722B2 (ja) | 1980-10-17 | 1980-10-17 | 薄膜抵抗素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059722B2 (ja) |
-
1980
- 1980-10-17 JP JP55146201A patent/JPS6059722B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5769704A (en) | 1982-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH0445974B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0313744B2 (ja) | ||
| JPS6059722B2 (ja) | 薄膜抵抗素子およびその製造方法 | |
| TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPS63202953A (ja) | 半導体装置の製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH01209727A (ja) | 半導体装置の製造方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH04359559A (ja) | 抵抗素子の形成方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH02189923A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 |