JPS6057785B2 - 画信号処理方式 - Google Patents
画信号処理方式Info
- Publication number
- JPS6057785B2 JPS6057785B2 JP53035120A JP3512078A JPS6057785B2 JP S6057785 B2 JPS6057785 B2 JP S6057785B2 JP 53035120 A JP53035120 A JP 53035120A JP 3512078 A JP3512078 A JP 3512078A JP S6057785 B2 JPS6057785 B2 JP S6057785B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- white
- image
- pixel
- black
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ファクシミリ画信号を良好な画質として再現
するための信号処理方式に関するものである。
するための信号処理方式に関するものである。
ファクシミリは送信機側において原稿面を光電変換素子
により紙幅方向への主走査と共に、縦方向への紙送りに
よる副走査を行ない、原稿面を主走査線に沿つた微少な
画素へ分解した画信号を得、これを受信機側へ伝送し、
受信機側においては受信した画信号を送信機側の走査と
同一の位置関係として記録を行ない、原稿と対応した受
信画を再現している。
により紙幅方向への主走査と共に、縦方向への紙送りに
よる副走査を行ない、原稿面を主走査線に沿つた微少な
画素へ分解した画信号を得、これを受信機側へ伝送し、
受信機側においては受信した画信号を送信機側の走査と
同一の位置関係として記録を行ない、原稿と対応した受
信画を再現している。
ところが、原稿に微細な白黒の縞模様等があると、画素
への分解に際し白黒いずれとも判別されない中間調信号
として画信号へ変換され、この状態が原稿で継続した場
合には、後述の理由により受信画上に不規則な白黒の斑
点として再現されることがあり、甚だ受信画の解像度が
劣化する欠点を生じていた。
への分解に際し白黒いずれとも判別されない中間調信号
として画信号へ変換され、この状態が原稿で継続した場
合には、後述の理由により受信画上に不規則な白黒の斑
点として再現されることがあり、甚だ受信画の解像度が
劣化する欠点を生じていた。
本発明はか）る欠点を一挙に解決する目的を有し、主走
査線上の現在走査されている画素が中間調信号として判
断された場合、直前の主走査線（以下、走査線）におけ
る現画素と近接した画素が画処理後において白信号であ
れば、現画素を表す中間調信号の代りに黒信号を送出し
、同様に近接した画素が黒信号であれば、現画素を表す
信号として白信号を送出し、送信機側の原稿における微
細な白黒反複による空間周波数の増加に対しても、近似
的補正により受信画の解像度を良好に維持することがで
きる極めて有効な画信号処理方式を提供するものである
。
査線上の現在走査されている画素が中間調信号として判
断された場合、直前の主走査線（以下、走査線）におけ
る現画素と近接した画素が画処理後において白信号であ
れば、現画素を表す中間調信号の代りに黒信号を送出し
、同様に近接した画素が黒信号であれば、現画素を表す
信号として白信号を送出し、送信機側の原稿における微
細な白黒反複による空間周波数の増加に対しても、近似
的補正により受信画の解像度を良好に維持することがで
きる極めて有効な画信号処理方式を提供するものである
。
以下、実施例を示す図によつて本発明の詳細な説明する
。
。
第１図、第２図は本発明による補正状況を示す図であり
、第１図Ａのとおり現走査線ｎにおいて現在画信号へ変
換されている現画素ｎ・ｍに注目したとき、これが中間
調信号Ｈと判断され）ば、直前の走査線ｎ−１における
現画素ｎ・ｍと近接した画素すなわちｎ−１・ｍ−１お
よびｎ−１・ｍならびにｎ−１●ｍ＋１のいずれかと比
較を行ない、それが白信号Ｗのときには、同図Ｂのとお
り現画素ｎ−ｍを強制的に黒信号Ｂとしている。また、
第２図Ａのとおり現画素ｎ−ｍが中間調信号Ｈと判断さ
れ、かつ、直前の走査線ｎ−１における近接した画素ｎ
−１・ｍ−１およびｎ一１・ｍならびにｎ−１・ｍ＋１
のうち、あらかじめの指定されたいずれかが黒信号Ｂで
あるときには、同図Ｂのとおり現画素ｎ−ｍを強制的に
白信号Ｗとして″いる。
、第１図Ａのとおり現走査線ｎにおいて現在画信号へ変
換されている現画素ｎ・ｍに注目したとき、これが中間
調信号Ｈと判断され）ば、直前の走査線ｎ−１における
現画素ｎ・ｍと近接した画素すなわちｎ−１・ｍ−１お
よびｎ−１・ｍならびにｎ−１●ｍ＋１のいずれかと比
較を行ない、それが白信号Ｗのときには、同図Ｂのとお
り現画素ｎ−ｍを強制的に黒信号Ｂとしている。また、
第２図Ａのとおり現画素ｎ−ｍが中間調信号Ｈと判断さ
れ、かつ、直前の走査線ｎ−１における近接した画素ｎ
−１・ｍ−１およびｎ一１・ｍならびにｎ−１・ｍ＋１
のうち、あらかじめの指定されたいずれかが黒信号Ｂで
あるときには、同図Ｂのとおり現画素ｎ−ｍを強制的に
白信号Ｗとして″いる。
したがつて、白信号Ｗと近接して中間調信号Ｈの継続し
た場合、または黒信号Ｂと近接して中間調信号Ｈが継続
した場合には強制的に反対階調の画素が再現されるため
、白信号Ｗまたは黒信号Ｂと判断するためのスレンホー
ルドレベルを、中間調信号Ｈがわずかに上下することに
よつて生ずる不規則性に基づく受信画の解像度劣化が完
全に阻止され、前述の斑点を生ずることなく画質が向上
する。
た場合、または黒信号Ｂと近接して中間調信号Ｈが継続
した場合には強制的に反対階調の画素が再現されるため
、白信号Ｗまたは黒信号Ｂと判断するためのスレンホー
ルドレベルを、中間調信号Ｈがわずかに上下することに
よつて生ずる不規則性に基づく受信画の解像度劣化が完
全に阻止され、前述の斑点を生ずることなく画質が向上
する。
たＳｔｌ直前の走査線ｎ−１における近接した画素ｎ−
１●ｍ−１、ｎ−１●Ｍ．ｓｎ−１●ｍ＋１はいずれを
用いてもほＳ゛同様であるが、近接画素ｎ−１・ｍ−１
またはｎ−１・ｍ＋１ど比較したとき主副両走査方向の
解像度が向上し、近接画素ｎ−１・ｍど比較したときに
は副走査方向の解像度が向上する。
１●ｍ−１、ｎ−１●Ｍ．ｓｎ−１●ｍ＋１はいずれを
用いてもほＳ゛同様であるが、近接画素ｎ−１・ｍ−１
またはｎ−１・ｍ＋１ど比較したとき主副両走査方向の
解像度が向上し、近接画素ｎ−１・ｍど比較したときに
は副走査方向の解像度が向上する。
なお、以上の画処理を反復すれば、比較する近接画素も
画処理後のものとなり、これらの比較により現走査線の
画処理が行なわれるものとなる。第３図は本発明の実施
例を示すブロック図、第４図は第３図における各部の波
形を示すタイムチャートであり、いずれも近接画素ｎ−
１・ｍ−１との比較を行なう場合について示してある。
画処理後のものとなり、これらの比較により現走査線の
画処理が行なわれるものとなる。第３図は本発明の実施
例を示すブロック図、第４図は第３図における各部の波
形を示すタイムチャートであり、いずれも近接画素ｎ−
１・ｍ−１との比較を行なう場合について示してある。
第３図において、入力１Ｎには光電変換素子からの画信
号１が、第４図Ａのとおりに与えられるが、光電変換素
子による走査は同図に示す位相信号ＳＣにより各走査線
毎にその走査開始のタイミングが規正されており、同一
走査線の期間においてセンサスタートパルスＳＳにより
３回の走査がなされ、フォトダイオードアレイ等を光電
変換素子に用いた場合の蓄積効果により、最大の画信号
レベルを得ている。なお、蓄積効果はフォトダイオード
アレイ等の場合、各フォトダイオード毎に等価的な蓄積
用コンデンサを有し、同一画素の反複走査により光電変
換信号が逐次充電されるために行なわれる。また、ゲー
トパルスＧＰが同図の関係で与えられ、原稿紙の両端余
白部に対する画信号を阻止し、必要とする部分に対応す
る画信号のみを抽出するものとなつている。
号１が、第４図Ａのとおりに与えられるが、光電変換素
子による走査は同図に示す位相信号ＳＣにより各走査線
毎にその走査開始のタイミングが規正されており、同一
走査線の期間においてセンサスタートパルスＳＳにより
３回の走査がなされ、フォトダイオードアレイ等を光電
変換素子に用いた場合の蓄積効果により、最大の画信号
レベルを得ている。なお、蓄積効果はフォトダイオード
アレイ等の場合、各フォトダイオード毎に等価的な蓄積
用コンデンサを有し、同一画素の反複走査により光電変
換信号が逐次充電されるために行なわれる。また、ゲー
トパルスＧＰが同図の関係で与えられ、原稿紙の両端余
白部に対する画信号を阻止し、必要とする部分に対応す
る画信号のみを抽出するものとなつている。
第４図Ｂは同図Ａの走査線ｎの期間における画信号１と
対応する部分を拡大したものであり、実際の画信号１は
各画素毎にクロックパルスＣＰｌと同期して発生し、上
方が白レベル、下方基準線が黒レベルとなつている。入
力囚へ与えられた画信号１はピーク値ホールド回路ＰＨ
において白レベル方向の最高値が保持されると共に、比
較器ＣＭｌ，ＣＭ２の非反転入力へ印加される。
対応する部分を拡大したものであり、実際の画信号１は
各画素毎にクロックパルスＣＰｌと同期して発生し、上
方が白レベル、下方基準線が黒レベルとなつている。入
力囚へ与えられた画信号１はピーク値ホールド回路ＰＨ
において白レベル方向の最高値が保持されると共に、比
較器ＣＭｌ，ＣＭ２の非反転入力へ印加される。
一方、ピーク値ホールド回路州の出力はポテンショメー
タＲ■１，Ｒ■２へ与えられ、ポテンショメータＲＶｌ
からは画信号１に対する第１判別レベルＬの電圧が取り
出され、ポテンショメータＲＶ２からは同様の第２判別
レベルＬ２の電圧が取り出され、それぞれ比較器ＣＭｌ
，ＣＭ２の基準電圧として反転入カへ印加される。した
がつて、比較器ＣＭｌの出力２は画信号１のレベルが第
１判別レベルＬ１を超えたときにのみ生じ、比較１ＢＣ
Ｍ２の出力３は同様に第２判別レベルＬ２を超えたとき
にのみ生ずるものとなり、出力２が生じたものは白信号
、出力３のみが生じ出力２の生じないものは中間調信号
として判断され、出力３の生じないものは第２判別レベ
ルＬ２未満のため黒信号として判断されることになる。
タＲ■１，Ｒ■２へ与えられ、ポテンショメータＲＶｌ
からは画信号１に対する第１判別レベルＬの電圧が取り
出され、ポテンショメータＲＶ２からは同様の第２判別
レベルＬ２の電圧が取り出され、それぞれ比較器ＣＭｌ
，ＣＭ２の基準電圧として反転入カへ印加される。した
がつて、比較器ＣＭｌの出力２は画信号１のレベルが第
１判別レベルＬ１を超えたときにのみ生じ、比較１ＢＣ
Ｍ２の出力３は同様に第２判別レベルＬ２を超えたとき
にのみ生ずるものとなり、出力２が生じたものは白信号
、出力３のみが生じ出力２の生じないものは中間調信号
として判断され、出力３の生じないものは第２判別レベ
ルＬ２未満のため黒信号として判断されることになる。
なお、黒信号としては特に出力を生じないが、出力２，
３のいずれもが生じないときを黒信号と考えればよく、
以上の手段ならびに後述のＡＮＤゲートＧ１の動作によ
り白、黒、中間調の３階調信号が画信号１から順次に取
り出される。出力２，３はパルス幅が狭いためこれを所
定のものとする目的上、両出力２，３によりフリップフ
ロップ回路ＦＦｌ，ＦＦ２を各個にセットし、出力４〜
６を生じさせるが、この出力４〜６は出力が生じた後の
最初のクロックパルスＣＰｌにおける立上りによつてリ
セットされる。
３のいずれもが生じないときを黒信号と考えればよく、
以上の手段ならびに後述のＡＮＤゲートＧ１の動作によ
り白、黒、中間調の３階調信号が画信号１から順次に取
り出される。出力２，３はパルス幅が狭いためこれを所
定のものとする目的上、両出力２，３によりフリップフ
ロップ回路ＦＦｌ，ＦＦ２を各個にセットし、出力４〜
６を生じさせるが、この出力４〜６は出力が生じた後の
最初のクロックパルスＣＰｌにおける立上りによつてリ
セットされる。
なお、出力４は白信号、出力５は反転白信号、出力６は
白信号と中間調信号との和であり、出力５と出力６との
論理積をＡＮＤゲートＧ１によつて取れば、出力７とし
て中間調信号のみが抽出される。他方、メモリ回路ＭＭ
のアドレス指定を行なうカウンタＣＴにはカウント入力
ＣとしてクロックパルスＣＰｌが与えられ、そのリセッ
ト端子ＲにはゲートパルスＧＰの反転パルス８がインバ
ータ■Ｖ１を介して与えられており、ゲートパルスＧＰ
の到来によりリセット状態が解除されてカウントを開始
し、アドレス指定信号９をメモリ回路ＭＭのアドレス指
定端子ＡＤへ送出する。
白信号と中間調信号との和であり、出力５と出力６との
論理積をＡＮＤゲートＧ１によつて取れば、出力７とし
て中間調信号のみが抽出される。他方、メモリ回路ＭＭ
のアドレス指定を行なうカウンタＣＴにはカウント入力
ＣとしてクロックパルスＣＰｌが与えられ、そのリセッ
ト端子ＲにはゲートパルスＧＰの反転パルス８がインバ
ータ■Ｖ１を介して与えられており、ゲートパルスＧＰ
の到来によりリセット状態が解除されてカウントを開始
し、アドレス指定信号９をメモリ回路ＭＭのアドレス指
定端子ＡＤへ送出する。
また、ゲートパルスＧＰとクロックパルスＣＰ２がＮＡ
ＮＤゲートＧ５を介してメモリ回路ＭＭの゜“書き込み
゛／“゜読み出し′５端子ＲＷへ与えられ、ＮＮＮＤゲ
ートＧ５の出力１０における立下りにおいてメモリ回路
ＭＭの゜゜書き込み゛が、同出力１０の高レベル（以下
、“゜Ｈ゛）または低レベル（以下、゜゜Ｌ゛）におい
て゜゜読み出じがなされる。たＳ゛し、これと共にアド
レス指定も逐次推移しており、結果として第４図Ｂの最
下列ＭＭに示すとおり、各アドレスの点線から前の部分
において、直前の走査線ｎ−１における画処理を行なつ
た後の各画素を示す記憶内容が゜゜読み出じ出力ＤＯか
ら読み出され、点線の位置で“書き込み゛入力ＤＩから
の新しい゜゜書き込み５５がＡＮＤゲートＧ３の出力１
６に基づいてなされると共に、この動作が反復され、メ
モリ回路ＭＭには主走査１周期分の画処理後の画信号が
順次に記憶されるものとなつており、斜線の部分では令
書き込んだ内容が直ちに読み出されるものとなつている
。したがつて、現在の画信号１〜１０の直前における走
査線ｎ−１の各画素と対応する画処理後の画信号が各ア
ドレスの点線から前の部分において記憶されており、こ
の中から現在の各画素と近接する画素の画信号１〜１０
を取り出すには、メモリ回路ＭＭの出力１１から斜線部
以外の信号をサンプリングのうえホールドする必要があ
り、この目的でＤ形フリップフロップ回路ＦＦ３を設け
ている。
ＮＤゲートＧ５を介してメモリ回路ＭＭの゜“書き込み
゛／“゜読み出し′５端子ＲＷへ与えられ、ＮＮＮＤゲ
ートＧ５の出力１０における立下りにおいてメモリ回路
ＭＭの゜゜書き込み゛が、同出力１０の高レベル（以下
、“゜Ｈ゛）または低レベル（以下、゜゜Ｌ゛）におい
て゜゜読み出じがなされる。たＳ゛し、これと共にアド
レス指定も逐次推移しており、結果として第４図Ｂの最
下列ＭＭに示すとおり、各アドレスの点線から前の部分
において、直前の走査線ｎ−１における画処理を行なつ
た後の各画素を示す記憶内容が゜゜読み出じ出力ＤＯか
ら読み出され、点線の位置で“書き込み゛入力ＤＩから
の新しい゜゜書き込み５５がＡＮＤゲートＧ３の出力１
６に基づいてなされると共に、この動作が反復され、メ
モリ回路ＭＭには主走査１周期分の画処理後の画信号が
順次に記憶されるものとなつており、斜線の部分では令
書き込んだ内容が直ちに読み出されるものとなつている
。したがつて、現在の画信号１〜１０の直前における走
査線ｎ−１の各画素と対応する画処理後の画信号が各ア
ドレスの点線から前の部分において記憶されており、こ
の中から現在の各画素と近接する画素の画信号１〜１０
を取り出すには、メモリ回路ＭＭの出力１１から斜線部
以外の信号をサンプリングのうえホールドする必要があ
り、この目的でＤ形フリップフロップ回路ＦＦ３を設け
ている。
すなわち、Ｄ形フリップフロップ回路ＦＦ３にはクロッ
クパルスＣＰ２が与えられており、その立上り時にデー
タ入力Ｄへ与えられている信号が゜“Ｈ゛であればセッ
ト、“Ｌ゛であればリセットを行ない、メモリ回路ＭＭ
から読み出した、直前の走査線ｎ−１における各画素の
画信号１〜１０を保持し、出力１２を生じている。
クパルスＣＰ２が与えられており、その立上り時にデー
タ入力Ｄへ与えられている信号が゜“Ｈ゛であればセッ
ト、“Ｌ゛であればリセットを行ない、メモリ回路ＭＭ
から読み出した、直前の走査線ｎ−１における各画素の
画信号１〜１０を保持し、出力１２を生じている。
また、出力１２の与えられるＤ形フリップフロップ回路
ＦＦ４は、クロックパルスＣＰｌのインバータ１Ｖ２を
介した反転パルス１３の立上りにおいて前述と同様に動
作し、クロックパルスＣＰｌとＣＰ２の位相差に応じた
遅延出力１４を発生のうえＮＡＮＤゲートＧ２の一方の
入カへ与えている。
ＦＦ４は、クロックパルスＣＰｌのインバータ１Ｖ２を
介した反転パルス１３の立上りにおいて前述と同様に動
作し、クロックパルスＣＰｌとＣＰ２の位相差に応じた
遅延出力１４を発生のうえＮＡＮＤゲートＧ２の一方の
入カへ与えている。
したがつて、ＮＡＮＤゲートＧ２においては他方の入力
７との反転論理積を取り出力１５として送出するが、走
査線ｎにおける各画素に基づいた信号１〜１０と対応す
る入力７と、一方の入力１４に・おける直前の走査線ｎ
−１の各画素に基づいた信号１〜９とは、その発生順位
が一つづつシフトしており、現在の画素に基づいて信号
１〜１０に対しクロックパルスＣＰｌの１周期だけ若い
順位、すなわち上述のｎ−１・ｍ−１に該当する信号１
〜９が同時にＮＡＮＤゲートＧ２の一方の入カへ与えら
れる。なお、メモリ回路ＭＭの、“書き込み゛入力ＤＩ
にはＡＮＤゲートＧ３の出力１６、すなわち処理後の白
信号が与えられたうえ、これが記憶されてお・り、前述
の操作により直前の走査線ｎ−１における処理後の白信
号が、現画素の中間調信号と反転論理積として合成され
、出力１５となつてＡＮＤゲートＧ３へ送出される。
７との反転論理積を取り出力１５として送出するが、走
査線ｎにおける各画素に基づいた信号１〜１０と対応す
る入力７と、一方の入力１４に・おける直前の走査線ｎ
−１の各画素に基づいた信号１〜９とは、その発生順位
が一つづつシフトしており、現在の画素に基づいて信号
１〜１０に対しクロックパルスＣＰｌの１周期だけ若い
順位、すなわち上述のｎ−１・ｍ−１に該当する信号１
〜９が同時にＮＡＮＤゲートＧ２の一方の入カへ与えら
れる。なお、メモリ回路ＭＭの、“書き込み゛入力ＤＩ
にはＡＮＤゲートＧ３の出力１６、すなわち処理後の白
信号が与えられたうえ、これが記憶されてお・り、前述
の操作により直前の走査線ｎ−１における処理後の白信
号が、現画素の中間調信号と反転論理積として合成され
、出力１５となつてＡＮＤゲートＧ３へ送出される。
出力１５は、現画素の中間調信号が直前の走査線ｎ−１
における処理後の白信号によつて反転、すなわち黒信号
へ変換されたものとなつており、これと、フリップフロ
ップ回路ＦＦ２の出力６すなわち現画素の白信号と中間
調信号との和信号を、，ＡＮＤゲートＧ３において論理
積処理すると、現画素の中間調信号が変換された黒信号
により出力６の中間調信号が阻止され、かつ、他の白信
号および黒信号と同一タイミングにより合成され、直前
の走査線ｎ−１における近接画素の信号との比較により
補正された処理後の画信号１６が得られる。
における処理後の白信号によつて反転、すなわち黒信号
へ変換されたものとなつており、これと、フリップフロ
ップ回路ＦＦ２の出力６すなわち現画素の白信号と中間
調信号との和信号を、，ＡＮＤゲートＧ３において論理
積処理すると、現画素の中間調信号が変換された黒信号
により出力６の中間調信号が阻止され、かつ、他の白信
号および黒信号と同一タイミングにより合成され、直前
の走査線ｎ−１における近接画素の信号との比較により
補正された処理後の画信号１６が得られる。
また、直前の走査線ｎ−１における近接画素が黒信号で
あれば、メモリ回路ＭＭの読み出し出力が“゜Ｌ゛のた
め現画素の中間調信号が゜゜Ｈ゛のま）送出されるため
、現画素の中間調信号は白信号として送出される。すな
わち以上の手段により、画信号１から取り出された現画
素の信号が中間調信号であるとき、現画素直前の走査線
ｎ−１における現画素と近接した画素と対応する処理後
の信号に応するメモリ回路ＭＭの記憶内容が、白信号で
あれば現画素の中間調信号の代りに黒信号が送出され、
かつ、記憶内容が黒信号であれば中間調信号の代りに白
信号が送出される。
あれば、メモリ回路ＭＭの読み出し出力が“゜Ｌ゛のた
め現画素の中間調信号が゜゜Ｈ゛のま）送出されるため
、現画素の中間調信号は白信号として送出される。すな
わち以上の手段により、画信号１から取り出された現画
素の信号が中間調信号であるとき、現画素直前の走査線
ｎ−１における現画素と近接した画素と対応する処理後
の信号に応するメモリ回路ＭＭの記憶内容が、白信号で
あれば現画素の中間調信号の代りに黒信号が送出され、
かつ、記憶内容が黒信号であれば中間調信号の代りに白
信号が送出される。
補正後の画信号１６は、ゲートパルスＧＰおよびクロッ
クパルスＣＰｌの反転パルス１３における立上りによつ
てセットされるＤ形フリップフロップ回路ＦＦ３の出力
１７により、ＡＮＤゲートＧ４を介してゲートされ、ゲ
ートパルスＧＰが“゜Ｈ゛となつてからの画信号１〜１
０以降に対応する補正済のものが、Ｄ形フリップフロッ
プ回路ＦＦ６へ与えられる。
クパルスＣＰｌの反転パルス１３における立上りによつ
てセットされるＤ形フリップフロップ回路ＦＦ３の出力
１７により、ＡＮＤゲートＧ４を介してゲートされ、ゲ
ートパルスＧＰが“゜Ｈ゛となつてからの画信号１〜１
０以降に対応する補正済のものが、Ｄ形フリップフロッ
プ回路ＦＦ６へ与えられる。
Ｄ形フリップフロップ回路ＦＦ６はクロックパルスＣＰ
２の立上りにより制御されており、補正後の画信号出力
１８をクロックパルスＣＰ２の１周期に合致したパルス
幅へ拡幅のうえ、送信画信号１９として出力０Ｔへ送出
する。第５図、第６図は他の実施例を示すブロック図で
あり、以上の説明が直前の走査線ｎ−１における近接し
た画素として、画素ｎ−１・ｍ−１を用いたのに対し、
第５図では画素ｎ−１・ｍを用いるものとなつている。
２の立上りにより制御されており、補正後の画信号出力
１８をクロックパルスＣＰ２の１周期に合致したパルス
幅へ拡幅のうえ、送信画信号１９として出力０Ｔへ送出
する。第５図、第６図は他の実施例を示すブロック図で
あり、以上の説明が直前の走査線ｎ−１における近接し
た画素として、画素ｎ−１・ｍ−１を用いたのに対し、
第５図では画素ｎ−１・ｍを用いるものとなつている。
すなわち、第５図では第３図のＤ形フリップフロップ回
路ＦＦ４，ＦＦ５およびインバータＩＶ２が省略され、
第３図の様に現在の画信号１とメモリ回路ＭＭの記憶内
容出力との時間関係をシフトせず、直接Ｎ，ＡＮＤゲー
トｑにより合成し、直前の走査線ｎ−１における近接し
た画素ｎ−１・ｍが白信号であれば、現画素の中間調信
号に代つて黒信号を送出し、かつ、画素ｎ−１・ｍが黒
信号であれば、同様に中間調信号の代りに白信号を送出
するものとなつている。
路ＦＦ４，ＦＦ５およびインバータＩＶ２が省略され、
第３図の様に現在の画信号１とメモリ回路ＭＭの記憶内
容出力との時間関係をシフトせず、直接Ｎ，ＡＮＤゲー
トｑにより合成し、直前の走査線ｎ−１における近接し
た画素ｎ−１・ｍが白信号であれば、現画素の中間調信
号に代つて黒信号を送出し、かつ、画素ｎ−１・ｍが黒
信号であれば、同様に中間調信号の代りに白信号を送出
するものとなつている。
た〜し、Ｄ形フリップフロップ回路ＦＦ３用として第６
図に示すとおり、クロックパルスＣＰｌ，ＣＰ２より位
相の進んだ第３のクロックパルスＣＰ３を用いている。
なお、第３図、第５図の回路は種々の変形乃至選択が可
能であり、現画素の信号とメモリ回路ＭＭの記憶内容出
力との時間関係を定めるためにはシフトレジスタ等を用
いてもよいことは勿論であり、設計条件に応じ回路構成
を任意に定めることができる。
図に示すとおり、クロックパルスＣＰｌ，ＣＰ２より位
相の進んだ第３のクロックパルスＣＰ３を用いている。
なお、第３図、第５図の回路は種々の変形乃至選択が可
能であり、現画素の信号とメモリ回路ＭＭの記憶内容出
力との時間関係を定めるためにはシフトレジスタ等を用
いてもよいことは勿論であり、設計条件に応じ回路構成
を任意に定めることができる。
また、本発明は送信機側のみならず受信機の入力側へ適
用してもよいことは云うまでもない。このほか、直前の
走査線ｎ−１における近接した画素として画素ｎ−１・
ｍ＋１を用いる場合には、現画素の補正済信号をシフト
レジスタを介してメモリ回路ＭＭへ記憶させると共に、
その゜“読み出じ出力を現画素の信号と合成し、現画素
ｎ−ｍと近接した画素ｎ−１・ｍ＋１との両信号のタイ
ミングを一致させるものとして構成すればよい。
用してもよいことは云うまでもない。このほか、直前の
走査線ｎ−１における近接した画素として画素ｎ−１・
ｍ＋１を用いる場合には、現画素の補正済信号をシフト
レジスタを介してメモリ回路ＭＭへ記憶させると共に、
その゜“読み出じ出力を現画素の信号と合成し、現画素
ｎ−ｍと近接した画素ｎ−１・ｍ＋１との両信号のタイ
ミングを一致させるものとして構成すればよい。
以上の説明により明らかなとおり本発明によれば、送信
原稿に空間周波数の高い細かな白黒反復のパターンが連
続的に存在しても、近似的な補正がなされるため、受信
画の解像度が劣化せず、近来益々高画質の要求される傾
向にある各種ファクシミリ装置へ適用して顕著な効果が
得られる。
原稿に空間周波数の高い細かな白黒反復のパターンが連
続的に存在しても、近似的な補正がなされるため、受信
画の解像度が劣化せず、近来益々高画質の要求される傾
向にある各種ファクシミリ装置へ適用して顕著な効果が
得られる。
各図は本発明の実施例を示し、第１図、第２図は画素の
補正状況を示す図、第３図は回路構成のブロック図、第
４図は第３図における各部の波形を示すタイムチャート
、第５図は他の回路構成を示すブロック図、第６図は第
５図に用いるクロックパルスのタイムチャートである。
補正状況を示す図、第３図は回路構成のブロック図、第
４図は第３図における各部の波形を示すタイムチャート
、第５図は他の回路構成を示すブロック図、第６図は第
５図に用いるクロックパルスのタイムチャートである。
Claims (1)
- １ ファクシミリ画信号に対し第１および第２判別レベ
ルを設け前記第１判別レベルを超える白信号ならびに前
記第２判別レベル未満の黒信号および前記第１判別レベ
ルと第２判別レベルとの間の中間調信号との３階調信号
を前記信号から順次に取り出す手段ＰＨ、ＣＭ＿１、Ｃ
Ｍ＿２、ＦＦ＿１、ＦＦ＿２、Ｇ＿１と、現画素直前の
主走査線における処理後の画信号を主走査の１周期分順
次に記憶する記憶手段ＭＭと、取り出した信号が中間調
信号であるとき前記々憶手段ＭＭにより記憶された画信
号中前記現画素と近接した一つの画素に応ずる画信号が
白信号であれば前記中間調信号の代りに黒信号を送出し
かつ前記画素に応ずる画信号が黒信号であれは前記中間
調信号の代りに白信号を送出する手段Ｇ＿２と、これら
中間調信号の代りの各信号を前記３階調信号の白信号お
よび黒信号と同一タイミングにより合成して送出する信
号合成手段Ｇａとを備え、前記記憶手段ＭＭは前記信号
合成手段Ｇ＿３の出力信号を順次に記憶する如く構成し
てなることを特徴とする画信号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53035120A JPS6057785B2 (ja) | 1978-03-27 | 1978-03-27 | 画信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53035120A JPS6057785B2 (ja) | 1978-03-27 | 1978-03-27 | 画信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54127214A JPS54127214A (en) | 1979-10-03 |
| JPS6057785B2 true JPS6057785B2 (ja) | 1985-12-17 |
Family
ID=12433060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53035120A Expired JPS6057785B2 (ja) | 1978-03-27 | 1978-03-27 | 画信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057785B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299720A (en) * | 1976-02-18 | 1977-08-22 | Toshiba Corp | Method of converting analogous image signal to binary value |
| JPS5313821A (en) * | 1976-07-23 | 1978-02-07 | Sanyo Electric Co Ltd | Picture signal processing circuit |
-
1978
- 1978-03-27 JP JP53035120A patent/JPS6057785B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54127214A (en) | 1979-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362875B2 (ja) | 画像処理装置 | |
| GB2245449A (en) | Image area discriminator | |
| US5572606A (en) | Image information processing method and apparatus therefor with multi-level data capability | |
| JP2616386B2 (ja) | 画像処理装置 | |
| JPS6057785B2 (ja) | 画信号処理方式 | |
| JPS6057786B2 (ja) | 画信号処理方式 | |
| JPH04271667A (ja) | 色彩情報の読み取り方式 | |
| JP3066154B2 (ja) | 選択的２値化方法 | |
| JP3046034B2 (ja) | 画像形成装置 | |
| JPS639424B2 (ja) | ||
| JPH07104927B2 (ja) | 画像処理装置 | |
| JPH0828815B2 (ja) | 画像処理装置 | |
| JPH0722335B2 (ja) | 画像形成装置 | |
| JPS6342469B2 (ja) | ||
| JPS6382060A (ja) | フアクシミリの画信号処理回路 | |
| JP3033974B2 (ja) | 画像領域識別装置 | |
| JPH04287566A (ja) | 画像処理装置 | |
| JP3596839B2 (ja) | ファクシミリ機能付ディジタル複写機 | |
| JP3982776B2 (ja) | ファクシミリ機能付きディジタル複写機 | |
| JP3033978B2 (ja) | 画像領域識別装置 | |
| JP3073219B2 (ja) | 画像領域識別装置 | |
| JPS635944B2 (ja) | ||
| JPS642262B2 (ja) | ||
| JPH0322756A (ja) | 中間調画像推定装置 | |
| JPH08293999A (ja) | 画像処理装置 |