JPS6055723A - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPS6055723A JPS6055723A JP16323783A JP16323783A JPS6055723A JP S6055723 A JPS6055723 A JP S6055723A JP 16323783 A JP16323783 A JP 16323783A JP 16323783 A JP16323783 A JP 16323783A JP S6055723 A JPS6055723 A JP S6055723A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- control voltage
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アナログ−デジタル変換器やデジタル−アナ
ログ変換器などに好適な電流切換回路に関する。
ログ変換器などに好適な電流切換回路に関する。
従来、アナログ−デジタル変換器やデジタル−アナログ
変換器として、積分回路を用すた、いわゆる積分形のア
ナログ−デジタル変換器。
変換器として、積分回路を用すた、いわゆる積分形のア
ナログ−デジタル変換器。
デジタル−アナログ変換器が知られている。たとえば、
かかるデジタル−アナログ変換器は、所定の重みっけが
なされた複数の一定電流発生器を備え、デジタル値に応
じてこれら一定電流発生器の電流を切換えて積分回路に
供給し、積分された電流値に応じたアナログ値を得るよ
うにしたものである。このために、各定電流発生器から
の電流を切換えるための電流切換回路が設けられている
が、この電流切換回路は、デジタル−アナログ変換によ
る誤差を極力小さくするために、切換動作が迅速でなけ
ればならない。
かかるデジタル−アナログ変換器は、所定の重みっけが
なされた複数の一定電流発生器を備え、デジタル値に応
じてこれら一定電流発生器の電流を切換えて積分回路に
供給し、積分された電流値に応じたアナログ値を得るよ
うにしたものである。このために、各定電流発生器から
の電流を切換えるための電流切換回路が設けられている
が、この電流切換回路は、デジタル−アナログ変換によ
る誤差を極力小さくするために、切換動作が迅速でなけ
ればならない。
この種の集積回路化したデジタル−アナログ変換器の一
例として、特開昭51−53446 に開示されている
ものがあるが、ここで開示されるデジタル−アナログ変
換器が備える電流切換回路を第1図でもって説明する。
例として、特開昭51−53446 に開示されている
ものがあるが、ここで開示されるデジタル−アナログ変
換器が備える電流切換回路を第1図でもって説明する。
第1図において、トランジスタ5、抵抗6、定電圧電源
7は定電流発生器を構成し、デジタル−アナログ変換器
が備える定電流発生器のうちの1−1)であって所定の
重みづけがなされている。
7は定電流発生器を構成し、デジタル−アナログ変換器
が備える定電流発生器のうちの1−1)であって所定の
重みづけがなされている。
トランジスタ1,2は差動トランジスタ対を形成し、ト
ランジスタ5の定電流を、第1の加算線である接地され
たライン17と第2の虎算線であるライン18とに切換
えるスイッチを構成している。なお、ライン1Bに出力
端子16が接続されている。電流を選択的に切シ換える
制御信号は、差動トランジスタ対taすトランジスタ3
0ベースに接続された入力端子15から供給される。一
般に、入力端子15に供給される制御信号はCMO5(
Complgrnantary Metal 0sci
eb 5gm1conムctor) tたはTTL (
TranIiztor Tran#1ztor Log
ic )のOr)と5杓のデジタル信号である。電源電
圧端子19には+150が印加され、電源電圧端子20
には−15(ハ)が印加されている。トランジスタ12
、抵抗13. 定電圧電源14は定電流発生器を構成し
、トランジスタ12には0.5 (mA ) の定電流
が流れる。基準電圧源11は14f′)に設定され、抵
抗9,10は夫々1.5(kQ)である。
ランジスタ5の定電流を、第1の加算線である接地され
たライン17と第2の虎算線であるライン18とに切換
えるスイッチを構成している。なお、ライン1Bに出力
端子16が接続されている。電流を選択的に切シ換える
制御信号は、差動トランジスタ対taすトランジスタ3
0ベースに接続された入力端子15から供給される。一
般に、入力端子15に供給される制御信号はCMO5(
Complgrnantary Metal 0sci
eb 5gm1conムctor) tたはTTL (
TranIiztor Tran#1ztor Log
ic )のOr)と5杓のデジタル信号である。電源電
圧端子19には+150が印加され、電源電圧端子20
には−15(ハ)が印加されている。トランジスタ12
、抵抗13. 定電圧電源14は定電流発生器を構成し
、トランジスタ12には0.5 (mA ) の定電流
が流れる。基準電圧源11は14f′)に設定され、抵
抗9,10は夫々1.5(kQ)である。
次に、この電流切換回路を説明する。
bま、入力端子15に供給される制御電圧が5(へ)と
すると、トランジスタ3のベース電位は50である。ト
ランジスタ4のベース電位ハ1.4 f′)であるから
、差動トランジスタ対金なんトランジスタ3はオフ状態
、トランジスタ4はオン状態となる。このために、トラ
ンジスタ12からのQ、5 (mA )の定電流は、ト
ランジスタ4.抵抗1Dt−介して電圧V、の電圧源8
に流れ込む。このとき、トランジスタ2のベース電位は
、CVa + 0.5 (mA )Xts(kQ)]
17/)、すなわち、CVm+075)(ハ)となシ、
まり、トランジスタ10ベース電位はV8(へ)と々る
から、トランジスタ2がオン状態となる。この結果、ト
ランジスタ5からの定電流は、トランジスタ2、ライン
18vi−介して出力端子16から流れる。
すると、トランジスタ3のベース電位は50である。ト
ランジスタ4のベース電位ハ1.4 f′)であるから
、差動トランジスタ対金なんトランジスタ3はオフ状態
、トランジスタ4はオン状態となる。このために、トラ
ンジスタ12からのQ、5 (mA )の定電流は、ト
ランジスタ4.抵抗1Dt−介して電圧V、の電圧源8
に流れ込む。このとき、トランジスタ2のベース電位は
、CVa + 0.5 (mA )Xts(kQ)]
17/)、すなわち、CVm+075)(ハ)となシ、
まり、トランジスタ10ベース電位はV8(へ)と々る
から、トランジスタ2がオン状態となる。この結果、ト
ランジスタ5からの定電流は、トランジスタ2、ライン
18vi−介して出力端子16から流れる。
この場合、トランジスタ1.2のエミッタ電位は、夫々
のペース・エミッタ間電圧をVBMとすると、(r、
+a75−rsx ) (P)となる。
のペース・エミッタ間電圧をVBMとすると、(r、
+a75−rsx ) (P)となる。
一方、入力端子15に供給される制御電圧が0りに々る
と、トランジスタ3がオン状態となってトランジスタ4
はオフ状態になる。このために、トランジスタ12から
の0.5 (mA ) の定電流はトランジスタ3、抵
抗9を介して電圧源8に流れ、トランジスタ1がオン状
態、トランジスタ2がオフ状態と表9てトランジスタ5
からの定電流がトランジスタ1を通してライン17に流
れ込む。このために1出力端子16の電流は零となる。
と、トランジスタ3がオン状態となってトランジスタ4
はオフ状態になる。このために、トランジスタ12から
の0.5 (mA ) の定電流はトランジスタ3、抵
抗9を介して電圧源8に流れ、トランジスタ1がオン状
態、トランジスタ2がオフ状態と表9てトランジスタ5
からの定電流がトランジスタ1を通してライン17に流
れ込む。このために1出力端子16の電流は零となる。
このときのトランジスタ1のベース電位線(y、+o、
75F)となり、トランジスタ1,2のエミy タ電位
11 (Fa +[1,75−VEx rとなる。
75F)となり、トランジスタ1,2のエミy タ電位
11 (Fa +[1,75−VEx rとなる。
したがって、トランジスタ1,2のエミッタ電位は、入
力端子15の制御電圧に関係なく一定電位であシ、この
ために、エミッタ遷移容量を充電するに要する時間のス
イッチング遅延がなく、高速スイッチングが可能となる
。
力端子15の制御電圧に関係なく一定電位であシ、この
ために、エミッタ遷移容量を充電するに要する時間のス
イッチング遅延がなく、高速スイッチングが可能となる
。
しかし、この電流切換回路においては、制御電圧がOf
′)と59′)であるのに対し、電源電圧端子1?、
20に正の電源電圧と負の電源電圧とが必要であシ、第
1図に示すように、+15f″)の高圧電源と一15f
’)の高圧電源を使用することができる場合には問題は
ない。
′)と59′)であるのに対し、電源電圧端子1?、
20に正の電源電圧と負の電源電圧とが必要であシ、第
1図に示すように、+15f″)の高圧電源と一15f
’)の高圧電源を使用することができる場合には問題は
ない。
しかし、近年、ビデオテープレコーダにfpLnて、オ
ーディオ信号などのデジタル記録が注目サレ、このため
に、ビデオテープレコーダにデジタル−アナログ変換を
用いる必要性が生じてきてbるが、特に、ビデオテープ
レコーダhm々小型化される傾向にあシ、電源としても
単一の低圧電源が用いられるようになってきていること
から、このような場合には、第1図に示す電流切換回路
は動作せず、したがって、かかる電流切換回路を備えた
デジタル−アナログ変換器は、同様に、アナログ−デジ
タル変換器も。
ーディオ信号などのデジタル記録が注目サレ、このため
に、ビデオテープレコーダにデジタル−アナログ変換を
用いる必要性が生じてきてbるが、特に、ビデオテープ
レコーダhm々小型化される傾向にあシ、電源としても
単一の低圧電源が用いられるようになってきていること
から、このような場合には、第1図に示す電流切換回路
は動作せず、したがって、かかる電流切換回路を備えた
デジタル−アナログ変換器は、同様に、アナログ−デジ
タル変換器も。
小型ビデオテープレコーダには周込ることができなく力
るとbうことになる。
るとbうことになる。
本発明の目的は、かかる問題点を解消し、単−の低圧電
源を周込ることができるようにした電流切換回路を提供
するにある。
源を周込ることができるようにした電流切換回路を提供
するにある。
この目的を達成するために、本発明は、差動対を形成す
る一方のトランジスタのベースを制御電圧で駆動し、他
方のトランジスタt−cMOsインバータを介した核制
御電圧で駆動することによ)、これらトランジスタのエ
ミ、り電位を固定して定電流の高速切換えを行なうよう
にするとともに、単一の低電圧電源で動作し得るように
した点に特徴がある。
る一方のトランジスタのベースを制御電圧で駆動し、他
方のトランジスタt−cMOsインバータを介した核制
御電圧で駆動することによ)、これらトランジスタのエ
ミ、り電位を固定して定電流の高速切換えを行なうよう
にするとともに、単一の低電圧電源で動作し得るように
した点に特徴がある。
以下、本発明の実施例を図面について説明する。
第2図は本発明による電流切換回路の一実施例を示す回
路図であって、 21.22はCMOSインバータ、2
3.24.25.26.27.2Bは抵抗であシ、第1
図に対応する部分には同一符号をつけている。
路図であって、 21.22はCMOSインバータ、2
3.24.25.26.27.2Bは抵抗であシ、第1
図に対応する部分には同一符号をつけている。
第2図において、トランジスタ1.2は差動対を、また
、トランジスタ5.抵抗6.定電圧電源7は定電流発生
器を構成しておシ、入力端子15からはトランジスタ1
,2を駆動する制御電圧が供給される。電源電圧端子1
8には5f′)の正電源電圧が印加されている。CMO
Sインバータ21、22はNチャンネルMO5FETと
PチャンネルMO5FETとが縦に接続されてなシ、C
MOSインバータ21はバッファとして挿入されている
ものである。
、トランジスタ5.抵抗6.定電圧電源7は定電流発生
器を構成しておシ、入力端子15からはトランジスタ1
,2を駆動する制御電圧が供給される。電源電圧端子1
8には5f′)の正電源電圧が印加されている。CMO
Sインバータ21、22はNチャンネルMO5FETと
PチャンネルMO5FETとが縦に接続されてなシ、C
MOSインバータ21はバッファとして挿入されている
ものである。
いt1入力端子15に供給される制御電圧が零〇である
場合、CMOSインバータ21の出力電圧は5(ハ)と
なj) 、 CMOSインバータ22の出力電圧は零(
ハ)である。この場合、トランジスタ1.2のベース電
圧は抵抗23.24.25.26.27.27によっ。
場合、CMOSインバータ21の出力電圧は5(ハ)と
なj) 、 CMOSインバータ22の出力電圧は零(
ハ)である。この場合、トランジスタ1.2のベース電
圧は抵抗23.24.25.26.27.27によっ。
て決まる。夫々の抵抗値を〜e &4 e ”18 #
RtL3 e〜。
RtL3 e〜。
〜 とすると、トランジスタ10ベース電圧へは、CM
OSインバータ22の出力電圧は零(ハ)、電源電圧端
子1Bに印加される電源電圧が5F’)だから。
OSインバータ22の出力電圧は零(ハ)、電源電圧端
子1Bに印加される電源電圧が5F’)だから。
腎憂C%騒開×5g/)
となシ、また、トランジスタ2のベース電圧rB!は、
CMOSインバータ21の出力電圧が5Oたがら、”’
= 耶7’u+J’n”As+”n ×5f′)とな
る。
CMOSインバータ21の出力電圧が5Oたがら、”’
= 耶7’u+J’n”As+”n ×5f′)とな
る。
逆に、入力端子15に供給される制御電圧が5(へ)で
ある場合には、CMOSインバータ21の出力電圧は零
1’)、 CMOSインバータ22の出力電圧は5゜と
なシ、トランジスタ10ベース電圧’Ihは。
ある場合には、CMOSインバータ21の出力電圧は零
1’)、 CMOSインバータ22の出力電圧は5゜と
なシ、トランジスタ10ベース電圧’Ihは。
TLJ)、)ランジスタ2のベースt 圧Va、ハ、l
n”” ’Im”7’s+%(As+Aa) ×5(す
。
n”” ’Im”7’s+%(As+Aa) ×5(す
。
である。
そこで、いま、侮=4.鳥番;馬)、〜=馬8とすると
、制御電圧が零〇のときには、 ’n+ = ” x 5f) 鳥6・〜十Rv (Es+R,a ) V ” X5fQ 111 ” B、l!・Ru +Rn (”a+As
)であり、また、制御電圧が5f′)のときには、VB
、=−」1鴨α−85■ 4・4+〜(7?、+4) ’By =亙ぐぐ皓、×5(へ) である。
、制御電圧が零〇のときには、 ’n+ = ” x 5f) 鳥6・〜十Rv (Es+R,a ) V ” X5fQ 111 ” B、l!・Ru +Rn (”a+As
)であり、また、制御電圧が5f′)のときには、VB
、=−」1鴨α−85■ 4・4+〜(7?、+4) ’By =亙ぐぐ皓、×5(へ) である。
しかるに、制御電圧が零F)のときにはb’B1<Fl
y となってトランジスタ1がオフ状態、トランジスタ
2がオン状態となシ、逆に、制御電圧が5f″)ノとき
には、’n* > Vn*h fx −z テ、トラン
ジスタ1はオン状態、トランジスタ2がオフ状態となる
。そして、 VB=電麿釦卜一 +鳥? 鳥a+RIs) ” ” ’ とすると、制御電圧が零〇のときには、オン状態にある
トランジスタ2のエミッタ電位’Exは。
y となってトランジスタ1がオフ状態、トランジスタ
2がオン状態となシ、逆に、制御電圧が5f″)ノとき
には、’n* > Vn*h fx −z テ、トラン
ジスタ1はオン状態、トランジスタ2がオフ状態となる
。そして、 VB=電麿釦卜一 +鳥? 鳥a+RIs) ” ” ’ とすると、制御電圧が零〇のときには、オン状態にある
トランジスタ2のエミッタ電位’Exは。
トランジスタ1.2のベース・エミッタ間電圧をFBI
とすると、’M −FBI とな夛、また、制御電圧が
5(ハ)のときには、オン状態にあるトランジスタ1の
エミッタ電位’E+ も%−−VBE となる。したが
って、トランジスタ1.2のエミッタ電位は、制御電圧
のいかんにかかわらず一定となる。
とすると、’M −FBI とな夛、また、制御電圧が
5(ハ)のときには、オン状態にあるトランジスタ1の
エミッタ電位’E+ も%−−VBE となる。したが
って、トランジスタ1.2のエミッタ電位は、制御電圧
のいかんにかかわらず一定となる。
一例として、馬、=R節=3(kΩ)、馬、=4=1(
kΩ〜馬a= RH= 1(hΩ)とすると、制御電圧
が零(ハ)のときには、 VB、 =2.86(ハ)e Vex ”” ’ f’
)であシ、制御電圧が50のときには、 Vn+ =2’4F’) # VJl! =2’B6V
’rであるから、トランジスタ1,2のエミッタ電位は
2.86−Vex(ハ)に固定でき、高速スイッチング
動作が可能となる。また、上述のように、簡単な回路で
、かつ、低電圧電源で動作可能な電流切換回路が実現さ
れる。この実施例はバイポーラトランジスタとCMOS
トランジスタを同一チップ上に共存させた集積回路にお
いて特に有効である。
kΩ〜馬a= RH= 1(hΩ)とすると、制御電圧
が零(ハ)のときには、 VB、 =2.86(ハ)e Vex ”” ’ f’
)であシ、制御電圧が50のときには、 Vn+ =2’4F’) # VJl! =2’B6V
’rであるから、トランジスタ1,2のエミッタ電位は
2.86−Vex(ハ)に固定でき、高速スイッチング
動作が可能となる。また、上述のように、簡単な回路で
、かつ、低電圧電源で動作可能な電流切換回路が実現さ
れる。この実施例はバイポーラトランジスタとCMOS
トランジスタを同一チップ上に共存させた集積回路にお
いて特に有効である。
第6図は本発明による電流切換回路の他の実施例を示す
回路であって、29.30は抵抗、31゜52、33.
34.55.56はトランジスタ、57.5B。
回路であって、29.30は抵抗、31゜52、33.
34.55.56はトランジスタ、57.5B。
39、40.41は定電流発生器、42は定電圧源であ
り、第2図に対応する部分には同一符号をつけて一部説
明を省略する。
り、第2図に対応する部分には同一符号をつけて一部説
明を省略する。
この実施例は、よシ高速のスイッチング動作を実現し、
また、電源電圧の変動による影響を防止することができ
るようにしたものである。
また、電源電圧の変動による影響を防止することができ
るようにしたものである。
第2図の実施例では−、抵抗23〜28の抵抗値を大き
くすると、トランジスタ1,2のベース・コレクタ間容
量のために動作速度が遅くなる。また、電源電圧が低下
した場合、トランジスタ1゜2のベース駆動電圧が低く
なり過ぎ、充分なスイッチング動作ができなくなる可能
性があるのである。
くすると、トランジスタ1,2のベース・コレクタ間容
量のために動作速度が遅くなる。また、電源電圧が低下
した場合、トランジスタ1゜2のベース駆動電圧が低く
なり過ぎ、充分なスイッチング動作ができなくなる可能
性があるのである。
第3図におして、定電流源37〜41はトランジスタ5
.抵抗6および電圧電源7からなる一定電流発生器と同
様の構成を々してbる。
.抵抗6および電圧電源7からなる一定電流発生器と同
様の構成を々してbる。
トランジスタ31.35は差動対をなすトランジスタ1
を駆動するものであって、トランジスタ32、36は差
動対をなすトランジスタ2を駆動するものであシ、夫々
定電流源37.59.41.40がら定電流が供給され
るから、トランジスタ1゜2およびトランジスタ35.
34のオン、オフにともなうベース・コレクタ間寄生容
量の蓄積電荷による遅延量が少なく、高速スイッチング
動作が行なわれる。
を駆動するものであって、トランジスタ32、36は差
動対をなすトランジスタ2を駆動するものであシ、夫々
定電流源37.59.41.40がら定電流が供給され
るから、トランジスタ1゜2およびトランジスタ35.
34のオン、オフにともなうベース・コレクタ間寄生容
量の蓄積電荷による遅延量が少なく、高速スイッチング
動作が行なわれる。
また、トランジスタ55.56のベースを駆動する電圧
は、抵抗29.30.定電流源3日、定電圧源42によ
って設定される。そこで、定電流源38、定電圧源42
は電源を圧端子19に印加される電源電圧の変動に影響
されないから、この電源電圧が低下しても、トランジス
タ35.56のベース駆動電圧の振幅は変化せず、トラ
ンジスタ35.3+6ババツフア、!= 1.テ機能し
、このために、トランジスタ1,2が不完全なスイッチ
ング動作を行なうのを防止することができる。
は、抵抗29.30.定電流源3日、定電圧源42によ
って設定される。そこで、定電流源38、定電圧源42
は電源を圧端子19に印加される電源電圧の変動に影響
されないから、この電源電圧が低下しても、トランジス
タ35.56のベース駆動電圧の振幅は変化せず、トラ
ンジスタ35.3+6ババツフア、!= 1.テ機能し
、このために、トランジスタ1,2が不完全なスイッチ
ング動作を行なうのを防止することができる。
以上説明したように、本発明によれば、単一の低電圧電
源で高速スイッチング動作が可能とな夛、また、バイポ
ーラトランジスタとCMOSトランジスタとを同一チッ
プ上に共存させるプロセスのICf使用することにょシ
、単一の低電圧電源で動作するアナログ−デジタル変換
器やデジタル−アナログ変換器に組み込んでワンチップ
のモノリシックICが実現でき、上記従来技術の欠点を
除いて“優れた機能の電流切換回路を提供することがで
きる。
源で高速スイッチング動作が可能とな夛、また、バイポ
ーラトランジスタとCMOSトランジスタとを同一チッ
プ上に共存させるプロセスのICf使用することにょシ
、単一の低電圧電源で動作するアナログ−デジタル変換
器やデジタル−アナログ変換器に組み込んでワンチップ
のモノリシックICが実現でき、上記従来技術の欠点を
除いて“優れた機能の電流切換回路を提供することがで
きる。
第1図は従来の電流切換回路の一例を示す回路図、第2
図は本発明による電流切換回路の一実施例を示す回路図
、第6図は本発明による電流切換回路の他の実施例を示
す回路図である。 15・・・制御信号入力端子 16・・・電流出力端子
19・・・電源電圧端子 21.22・・・CMOSインバータ 叢 I 図 茶 ?図
図は本発明による電流切換回路の一実施例を示す回路図
、第6図は本発明による電流切換回路の他の実施例を示
す回路図である。 15・・・制御信号入力端子 16・・・電流出力端子
19・・・電源電圧端子 21.22・・・CMOSインバータ 叢 I 図 茶 ?図
Claims (1)
- 定電流発生器と、該定電流発生器からの電流を第1の加
算線または第2の加算線へ選択的に切シ換える差動トラ
ンジスタ対とからなる電流切換回路において、制御電圧
が供給される第1のCMOSインバータと、該第1のC
MOSインバータの出力電圧が供給される第2のCMO
Sインバータとを設け、前記差動トランジスタ対の一方
のトランジスタのベースを該第1のCMOSインバータ
の出力電圧で駆動し、他方のトランジスタを該第2のC
MOSインバータの出力電圧で駆動するように構成した
ことを特徴とする電流切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16323783A JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16323783A JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6055723A true JPS6055723A (ja) | 1985-04-01 |
Family
ID=15769940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16323783A Pending JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6055723A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
JPH02112032U (ja) * | 1989-02-23 | 1990-09-07 | ||
US5095855A (en) * | 1989-12-28 | 1992-03-17 | Nippondenso Co., Ltd. | Cooling device for an internal-combustion engine |
-
1983
- 1983-09-07 JP JP16323783A patent/JPS6055723A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
JPH0340539B2 (ja) * | 1985-05-08 | 1991-06-19 | ||
JPH02112032U (ja) * | 1989-02-23 | 1990-09-07 | ||
US5095855A (en) * | 1989-12-28 | 1992-03-17 | Nippondenso Co., Ltd. | Cooling device for an internal-combustion engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63501914A (ja) | 温度補償付cmos−eclロジツク・レベル変換器 | |
JPS6055723A (ja) | 電流切換回路 | |
JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
JP2820980B2 (ja) | 論理回路 | |
JPH02183624A (ja) | ノイズ信号補償用回路装置 | |
JPH05267464A (ja) | 半導体装置 | |
WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
JP2763794B2 (ja) | 信号レベル変換回路 | |
JPS60261216A (ja) | マルチプレクサ | |
JP3701760B2 (ja) | 論理回路 | |
JPS6315519A (ja) | インタ−フエイス回路 | |
JPH03106220A (ja) | 信号レベル変換のための回路装置 | |
JPH01305618A (ja) | Cmosインバータ出力回路 | |
JP3018351B2 (ja) | 半導体回路 | |
JPH0231896B2 (ja) | ||
JP2754673B2 (ja) | Ecl―ttlレベル変換回路 | |
JPS61252707A (ja) | ラツチ回路 | |
JPH0322094B2 (ja) | ||
JPH0448817A (ja) | レベル変換回路 | |
JPH0328089B2 (ja) | ||
JPS63120518A (ja) | Pwm信号出力回路 | |
JPH01164060A (ja) | 半導体装置 | |
JPH02113719A (ja) | Ecl−cmos論理レベル変換回路 | |
JPS6059765B2 (ja) | 電圧・電流変換回路 |