JPS6055723A - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPS6055723A JPS6055723A JP16323783A JP16323783A JPS6055723A JP S6055723 A JPS6055723 A JP S6055723A JP 16323783 A JP16323783 A JP 16323783A JP 16323783 A JP16323783 A JP 16323783A JP S6055723 A JPS6055723 A JP S6055723A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- control voltage
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、アナログ−デジタル変換器やデジタル−アナ
ログ変換器などに好適な電流切換回路に関する。
ログ変換器などに好適な電流切換回路に関する。
従来、アナログ−デジタル変換器やデジタル−アナログ
変換器として、積分回路を用すた、いわゆる積分形のア
ナログ−デジタル変換器。
変換器として、積分回路を用すた、いわゆる積分形のア
ナログ−デジタル変換器。
デジタル−アナログ変換器が知られている。たとえば、
かかるデジタル−アナログ変換器は、所定の重みっけが
なされた複数の一定電流発生器を備え、デジタル値に応
じてこれら一定電流発生器の電流を切換えて積分回路に
供給し、積分された電流値に応じたアナログ値を得るよ
うにしたものである。このために、各定電流発生器から
の電流を切換えるための電流切換回路が設けられている
が、この電流切換回路は、デジタル−アナログ変換によ
る誤差を極力小さくするために、切換動作が迅速でなけ
ればならない。
かかるデジタル−アナログ変換器は、所定の重みっけが
なされた複数の一定電流発生器を備え、デジタル値に応
じてこれら一定電流発生器の電流を切換えて積分回路に
供給し、積分された電流値に応じたアナログ値を得るよ
うにしたものである。このために、各定電流発生器から
の電流を切換えるための電流切換回路が設けられている
が、この電流切換回路は、デジタル−アナログ変換によ
る誤差を極力小さくするために、切換動作が迅速でなけ
ればならない。
この種の集積回路化したデジタル−アナログ変換器の一
例として、特開昭５１−５３４４６ に開示されている
ものがあるが、ここで開示されるデジタル−アナログ変
換器が備える電流切換回路を第１図でもって説明する。
例として、特開昭５１−５３４４６ に開示されている
ものがあるが、ここで開示されるデジタル−アナログ変
換器が備える電流切換回路を第１図でもって説明する。
第１図において、トランジスタ５、抵抗６、定電圧電源
７は定電流発生器を構成し、デジタル−アナログ変換器
が備える定電流発生器のうちの１−１）であって所定の
重みづけがなされている。
７は定電流発生器を構成し、デジタル−アナログ変換器
が備える定電流発生器のうちの１−１）であって所定の
重みづけがなされている。
トランジスタ１，２は差動トランジスタ対を形成し、ト
ランジスタ５の定電流を、第１の加算線である接地され
たライン１７と第２の虎算線であるライン１８とに切換
えるスイッチを構成している。なお、ライン１Ｂに出力
端子１６が接続されている。電流を選択的に切シ換える
制御信号は、差動トランジスタ対ｔａすトランジスタ３
０ベースに接続された入力端子１５から供給される。一
般に、入力端子１５に供給される制御信号はＣＭＯ５（
Ｃｏｍｐｌｇｒｎａｎｔａｒｙ Ｍｅｔａｌ ０ｓｃｉ
ｅｂ ５ｇｍ１ｃｏｎムｃｔｏｒ） ｔたはＴＴＬ （
ＴｒａｎＩｉｚｔｏｒ Ｔｒａｎ＃１ｚｔｏｒ Ｌｏｇ
ｉｃ ）のＯｒ）と５杓のデジタル信号である。電源電
圧端子１９には＋１５０が印加され、電源電圧端子２０
には−１５（ハ）が印加されている。トランジスタ１２
、抵抗１３． 定電圧電源１４は定電流発生器を構成し
、トランジスタ１２には０．５ （ｍＡ ） の定電流
が流れる。基準電圧源１１は１４ｆ′）に設定され、抵
抗９，１０は夫々１．５（ｋＱ）である。
ランジスタ５の定電流を、第１の加算線である接地され
たライン１７と第２の虎算線であるライン１８とに切換
えるスイッチを構成している。なお、ライン１Ｂに出力
端子１６が接続されている。電流を選択的に切シ換える
制御信号は、差動トランジスタ対ｔａすトランジスタ３
０ベースに接続された入力端子１５から供給される。一
般に、入力端子１５に供給される制御信号はＣＭＯ５（
Ｃｏｍｐｌｇｒｎａｎｔａｒｙ Ｍｅｔａｌ ０ｓｃｉ
ｅｂ ５ｇｍ１ｃｏｎムｃｔｏｒ） ｔたはＴＴＬ （
ＴｒａｎＩｉｚｔｏｒ Ｔｒａｎ＃１ｚｔｏｒ Ｌｏｇ
ｉｃ ）のＯｒ）と５杓のデジタル信号である。電源電
圧端子１９には＋１５０が印加され、電源電圧端子２０
には−１５（ハ）が印加されている。トランジスタ１２
、抵抗１３． 定電圧電源１４は定電流発生器を構成し
、トランジスタ１２には０．５ （ｍＡ ） の定電流
が流れる。基準電圧源１１は１４ｆ′）に設定され、抵
抗９，１０は夫々１．５（ｋＱ）である。
次に、この電流切換回路を説明する。
ｂま、入力端子１５に供給される制御電圧が５（へ）と
すると、トランジスタ３のベース電位は５０である。ト
ランジスタ４のベース電位ハ１．４ ｆ′）であるから
、差動トランジスタ対金なんトランジスタ３はオフ状態
、トランジスタ４はオン状態となる。このために、トラ
ンジスタ１２からのＱ、５ （ｍＡ ）の定電流は、ト
ランジスタ４．抵抗１Ｄｔ−介して電圧Ｖ、の電圧源８
に流れ込む。このとき、トランジスタ２のベース電位は
、ＣＶａ ＋ ０．５ （ｍＡ ）Ｘｔｓ（ｋＱ）］
１７／）、すなわち、ＣＶｍ＋０７５）（ハ）となシ、
まり、トランジスタ１０ベース電位はＶ８（へ）と々る
から、トランジスタ２がオン状態となる。この結果、ト
ランジスタ５からの定電流は、トランジスタ２、ライン
１８ｖｉ−介して出力端子１６から流れる。
すると、トランジスタ３のベース電位は５０である。ト
ランジスタ４のベース電位ハ１．４ ｆ′）であるから
、差動トランジスタ対金なんトランジスタ３はオフ状態
、トランジスタ４はオン状態となる。このために、トラ
ンジスタ１２からのＱ、５ （ｍＡ ）の定電流は、ト
ランジスタ４．抵抗１Ｄｔ−介して電圧Ｖ、の電圧源８
に流れ込む。このとき、トランジスタ２のベース電位は
、ＣＶａ ＋ ０．５ （ｍＡ ）Ｘｔｓ（ｋＱ）］
１７／）、すなわち、ＣＶｍ＋０７５）（ハ）となシ、
まり、トランジスタ１０ベース電位はＶ８（へ）と々る
から、トランジスタ２がオン状態となる。この結果、ト
ランジスタ５からの定電流は、トランジスタ２、ライン
１８ｖｉ−介して出力端子１６から流れる。
この場合、トランジスタ１．２のエミッタ電位は、夫々
のペース・エミッタ間電圧をＶＢＭとすると、（ｒ、
＋ａ７５−ｒｓｘ ） （Ｐ）となる。
のペース・エミッタ間電圧をＶＢＭとすると、（ｒ、
＋ａ７５−ｒｓｘ ） （Ｐ）となる。
一方、入力端子１５に供給される制御電圧が０りに々る
と、トランジスタ３がオン状態となってトランジスタ４
はオフ状態になる。このために、トランジスタ１２から
の０．５ （ｍＡ ） の定電流はトランジスタ３、抵
抗９を介して電圧源８に流れ、トランジスタ１がオン状
態、トランジスタ２がオフ状態と表９てトランジスタ５
からの定電流がトランジスタ１を通してライン１７に流
れ込む。このために１出力端子１６の電流は零となる。
と、トランジスタ３がオン状態となってトランジスタ４
はオフ状態になる。このために、トランジスタ１２から
の０．５ （ｍＡ ） の定電流はトランジスタ３、抵
抗９を介して電圧源８に流れ、トランジスタ１がオン状
態、トランジスタ２がオフ状態と表９てトランジスタ５
からの定電流がトランジスタ１を通してライン１７に流
れ込む。このために１出力端子１６の電流は零となる。
このときのトランジスタ１のベース電位線（ｙ、＋ｏ、
７５Ｆ）となり、トランジスタ１，２のエミｙ タ電位
１１ （Ｆａ ＋［１，７５−ＶＥｘ ｒとなる。
７５Ｆ）となり、トランジスタ１，２のエミｙ タ電位
１１ （Ｆａ ＋［１，７５−ＶＥｘ ｒとなる。
したがって、トランジスタ１，２のエミッタ電位は、入
力端子１５の制御電圧に関係なく一定電位であシ、この
ために、エミッタ遷移容量を充電するに要する時間のス
イッチング遅延がなく、高速スイッチングが可能となる
。
力端子１５の制御電圧に関係なく一定電位であシ、この
ために、エミッタ遷移容量を充電するに要する時間のス
イッチング遅延がなく、高速スイッチングが可能となる
。
しかし、この電流切換回路においては、制御電圧がＯｆ
′）と５９′）であるのに対し、電源電圧端子１？、
２０に正の電源電圧と負の電源電圧とが必要であシ、第
１図に示すように、＋１５ｆ″）の高圧電源と一１５ｆ
’）の高圧電源を使用することができる場合には問題は
ない。
′）と５９′）であるのに対し、電源電圧端子１？、
２０に正の電源電圧と負の電源電圧とが必要であシ、第
１図に示すように、＋１５ｆ″）の高圧電源と一１５ｆ
’）の高圧電源を使用することができる場合には問題は
ない。
しかし、近年、ビデオテープレコーダにｆｐＬｎて、オ
ーディオ信号などのデジタル記録が注目サレ、このため
に、ビデオテープレコーダにデジタル−アナログ変換を
用いる必要性が生じてきてｂるが、特に、ビデオテープ
レコーダｈｍ々小型化される傾向にあシ、電源としても
単一の低圧電源が用いられるようになってきていること
から、このような場合には、第１図に示す電流切換回路
は動作せず、したがって、かかる電流切換回路を備えた
デジタル−アナログ変換器は、同様に、アナログ−デジ
タル変換器も。
ーディオ信号などのデジタル記録が注目サレ、このため
に、ビデオテープレコーダにデジタル−アナログ変換を
用いる必要性が生じてきてｂるが、特に、ビデオテープ
レコーダｈｍ々小型化される傾向にあシ、電源としても
単一の低圧電源が用いられるようになってきていること
から、このような場合には、第１図に示す電流切換回路
は動作せず、したがって、かかる電流切換回路を備えた
デジタル−アナログ変換器は、同様に、アナログ−デジ
タル変換器も。
小型ビデオテープレコーダには周込ることができなく力
るとｂうことになる。
るとｂうことになる。
本発明の目的は、かかる問題点を解消し、単−の低圧電
源を周込ることができるようにした電流切換回路を提供
するにある。
源を周込ることができるようにした電流切換回路を提供
するにある。
この目的を達成するために、本発明は、差動対を形成す
る一方のトランジスタのベースを制御電圧で駆動し、他
方のトランジスタｔ−ｃＭＯｓインバータを介した核制
御電圧で駆動することによ）、これらトランジスタのエ
ミ、り電位を固定して定電流の高速切換えを行なうよう
にするとともに、単一の低電圧電源で動作し得るように
した点に特徴がある。
る一方のトランジスタのベースを制御電圧で駆動し、他
方のトランジスタｔ−ｃＭＯｓインバータを介した核制
御電圧で駆動することによ）、これらトランジスタのエ
ミ、り電位を固定して定電流の高速切換えを行なうよう
にするとともに、単一の低電圧電源で動作し得るように
した点に特徴がある。
以下、本発明の実施例を図面について説明する。
第２図は本発明による電流切換回路の一実施例を示す回
路図であって、 ２１．２２はＣＭＯＳインバータ、２
３．２４．２５．２６．２７．２Ｂは抵抗であシ、第１
図に対応する部分には同一符号をつけている。
路図であって、 ２１．２２はＣＭＯＳインバータ、２
３．２４．２５．２６．２７．２Ｂは抵抗であシ、第１
図に対応する部分には同一符号をつけている。
第２図において、トランジスタ１．２は差動対を、また
、トランジスタ５．抵抗６．定電圧電源７は定電流発生
器を構成しておシ、入力端子１５からはトランジスタ１
，２を駆動する制御電圧が供給される。電源電圧端子１
８には５ｆ′）の正電源電圧が印加されている。ＣＭＯ
Ｓインバータ２１、２２はＮチャンネルＭＯ５ＦＥＴと
ＰチャンネルＭＯ５ＦＥＴとが縦に接続されてなシ、Ｃ
ＭＯＳインバータ２１はバッファとして挿入されている
ものである。
、トランジスタ５．抵抗６．定電圧電源７は定電流発生
器を構成しておシ、入力端子１５からはトランジスタ１
，２を駆動する制御電圧が供給される。電源電圧端子１
８には５ｆ′）の正電源電圧が印加されている。ＣＭＯ
Ｓインバータ２１、２２はＮチャンネルＭＯ５ＦＥＴと
ＰチャンネルＭＯ５ＦＥＴとが縦に接続されてなシ、Ｃ
ＭＯＳインバータ２１はバッファとして挿入されている
ものである。
いｔ１入力端子１５に供給される制御電圧が零〇である
場合、ＣＭＯＳインバータ２１の出力電圧は５（ハ）と
なｊ） 、 ＣＭＯＳインバータ２２の出力電圧は零（
ハ）である。この場合、トランジスタ１．２のベース電
圧は抵抗２３．２４．２５．２６．２７．２７によっ。
場合、ＣＭＯＳインバータ２１の出力電圧は５（ハ）と
なｊ） 、 ＣＭＯＳインバータ２２の出力電圧は零（
ハ）である。この場合、トランジスタ１．２のベース電
圧は抵抗２３．２４．２５．２６．２７．２７によっ。
て決まる。夫々の抵抗値を〜ｅ ＆４ ｅ ”１８ ＃
ＲｔＬ３ ｅ〜。
ＲｔＬ３ ｅ〜。
〜 とすると、トランジスタ１０ベース電圧へは、ＣＭ
ＯＳインバータ２２の出力電圧は零（ハ）、電源電圧端
子１Ｂに印加される電源電圧が５Ｆ’）だから。
ＯＳインバータ２２の出力電圧は零（ハ）、電源電圧端
子１Ｂに印加される電源電圧が５Ｆ’）だから。
腎憂Ｃ％騒開×５ｇ／）
となシ、また、トランジスタ２のベース電圧ｒＢ！は、
ＣＭＯＳインバータ２１の出力電圧が５Ｏたがら、”’
＝ 耶７’ｕ＋Ｊ’ｎ”Ａｓ＋”ｎ ×５ｆ′）とな
る。
ＣＭＯＳインバータ２１の出力電圧が５Ｏたがら、”’
＝ 耶７’ｕ＋Ｊ’ｎ”Ａｓ＋”ｎ ×５ｆ′）とな
る。
逆に、入力端子１５に供給される制御電圧が５（へ）で
ある場合には、ＣＭＯＳインバータ２１の出力電圧は零
１’）、 ＣＭＯＳインバータ２２の出力電圧は５゜と
なシ、トランジスタ１０ベース電圧’Ｉｈは。
ある場合には、ＣＭＯＳインバータ２１の出力電圧は零
１’）、 ＣＭＯＳインバータ２２の出力電圧は５゜と
なシ、トランジスタ１０ベース電圧’Ｉｈは。
ＴＬＪ）、）ランジスタ２のベースｔ 圧Ｖａ、ハ、ｌ
ｎ”” ’Ｉｍ”７’ｓ＋％（Ａｓ＋Ａａ） ×５（す
。
ｎ”” ’Ｉｍ”７’ｓ＋％（Ａｓ＋Ａａ） ×５（す
。
である。
そこで、いま、侮＝４．鳥番；馬）、〜＝馬８とすると
、制御電圧が零〇のときには、 ’ｎ＋ ＝ ” ｘ ５ｆ） 鳥６・〜十Ｒｖ （Ｅｓ＋Ｒ，ａ ） Ｖ ” Ｘ５ｆＱ １１１ ” Ｂ、ｌ！・Ｒｕ ＋Ｒｎ （”ａ＋Ａｓ
）であり、また、制御電圧が５ｆ′）のときには、ＶＢ
、＝−」１鴨α−８５■ ４・４＋〜（７？、＋４） ’Ｂｙ ＝亙ぐぐ皓、×５（へ） である。
、制御電圧が零〇のときには、 ’ｎ＋ ＝ ” ｘ ５ｆ） 鳥６・〜十Ｒｖ （Ｅｓ＋Ｒ，ａ ） Ｖ ” Ｘ５ｆＱ １１１ ” Ｂ、ｌ！・Ｒｕ ＋Ｒｎ （”ａ＋Ａｓ
）であり、また、制御電圧が５ｆ′）のときには、ＶＢ
、＝−」１鴨α−８５■ ４・４＋〜（７？、＋４） ’Ｂｙ ＝亙ぐぐ皓、×５（へ） である。
しかるに、制御電圧が零Ｆ）のときにはｂ’Ｂ１＜Ｆｌ
ｙ となってトランジスタ１がオフ状態、トランジスタ
２がオン状態となシ、逆に、制御電圧が５ｆ″）ノとき
には、’ｎ＊ ＞ Ｖｎ＊ｈ ｆｘ −ｚ テ、トラン
ジスタ１はオン状態、トランジスタ２がオフ状態となる
。そして、 ＶＢ＝電麿釦卜一 ＋鳥？ 鳥ａ＋ＲＩｓ） ” ” ’ とすると、制御電圧が零〇のときには、オン状態にある
トランジスタ２のエミッタ電位’Ｅｘは。
ｙ となってトランジスタ１がオフ状態、トランジスタ
２がオン状態となシ、逆に、制御電圧が５ｆ″）ノとき
には、’ｎ＊ ＞ Ｖｎ＊ｈ ｆｘ −ｚ テ、トラン
ジスタ１はオン状態、トランジスタ２がオフ状態となる
。そして、 ＶＢ＝電麿釦卜一 ＋鳥？ 鳥ａ＋ＲＩｓ） ” ” ’ とすると、制御電圧が零〇のときには、オン状態にある
トランジスタ２のエミッタ電位’Ｅｘは。
トランジスタ１．２のベース・エミッタ間電圧をＦＢＩ
とすると、’Ｍ −ＦＢＩ とな夛、また、制御電圧が
５（ハ）のときには、オン状態にあるトランジスタ１の
エミッタ電位’Ｅ＋ も％−−ＶＢＥ となる。したが
って、トランジスタ１．２のエミッタ電位は、制御電圧
のいかんにかかわらず一定となる。
とすると、’Ｍ −ＦＢＩ とな夛、また、制御電圧が
５（ハ）のときには、オン状態にあるトランジスタ１の
エミッタ電位’Ｅ＋ も％−−ＶＢＥ となる。したが
って、トランジスタ１．２のエミッタ電位は、制御電圧
のいかんにかかわらず一定となる。
一例として、馬、＝Ｒ節＝３（ｋΩ）、馬、＝４＝１（
ｋΩ〜馬ａ＝ ＲＨ＝ １（ｈΩ）とすると、制御電圧
が零（ハ）のときには、 ＶＢ、 ＝２．８６（ハ）ｅ Ｖｅｘ ”” ’ ｆ’
）であシ、制御電圧が５０のときには、 Ｖｎ＋ ＝２’４Ｆ’） ＃ ＶＪｌ！ ＝２’Ｂ６Ｖ
’ｒであるから、トランジスタ１，２のエミッタ電位は
２．８６−Ｖｅｘ（ハ）に固定でき、高速スイッチング
動作が可能となる。また、上述のように、簡単な回路で
、かつ、低電圧電源で動作可能な電流切換回路が実現さ
れる。この実施例はバイポーラトランジスタとＣＭＯＳ
トランジスタを同一チップ上に共存させた集積回路にお
いて特に有効である。
ｋΩ〜馬ａ＝ ＲＨ＝ １（ｈΩ）とすると、制御電圧
が零（ハ）のときには、 ＶＢ、 ＝２．８６（ハ）ｅ Ｖｅｘ ”” ’ ｆ’
）であシ、制御電圧が５０のときには、 Ｖｎ＋ ＝２’４Ｆ’） ＃ ＶＪｌ！ ＝２’Ｂ６Ｖ
’ｒであるから、トランジスタ１，２のエミッタ電位は
２．８６−Ｖｅｘ（ハ）に固定でき、高速スイッチング
動作が可能となる。また、上述のように、簡単な回路で
、かつ、低電圧電源で動作可能な電流切換回路が実現さ
れる。この実施例はバイポーラトランジスタとＣＭＯＳ
トランジスタを同一チップ上に共存させた集積回路にお
いて特に有効である。
第６図は本発明による電流切換回路の他の実施例を示す
回路であって、２９．３０は抵抗、３１゜５２、３３．
３４．５５．５６はトランジスタ、５７．５Ｂ。
回路であって、２９．３０は抵抗、３１゜５２、３３．
３４．５５．５６はトランジスタ、５７．５Ｂ。
３９、４０．４１は定電流発生器、４２は定電圧源であ
り、第２図に対応する部分には同一符号をつけて一部説
明を省略する。
り、第２図に対応する部分には同一符号をつけて一部説
明を省略する。
この実施例は、よシ高速のスイッチング動作を実現し、
また、電源電圧の変動による影響を防止することができ
るようにしたものである。
また、電源電圧の変動による影響を防止することができ
るようにしたものである。
第２図の実施例では−、抵抗２３〜２８の抵抗値を大き
くすると、トランジスタ１，２のベース・コレクタ間容
量のために動作速度が遅くなる。また、電源電圧が低下
した場合、トランジスタ１゜２のベース駆動電圧が低く
なり過ぎ、充分なスイッチング動作ができなくなる可能
性があるのである。
くすると、トランジスタ１，２のベース・コレクタ間容
量のために動作速度が遅くなる。また、電源電圧が低下
した場合、トランジスタ１゜２のベース駆動電圧が低く
なり過ぎ、充分なスイッチング動作ができなくなる可能
性があるのである。
第３図におして、定電流源３７〜４１はトランジスタ５
．抵抗６および電圧電源７からなる一定電流発生器と同
様の構成を々してｂる。
．抵抗６および電圧電源７からなる一定電流発生器と同
様の構成を々してｂる。
トランジスタ３１．３５は差動対をなすトランジスタ１
を駆動するものであって、トランジスタ３２、３６は差
動対をなすトランジスタ２を駆動するものであシ、夫々
定電流源３７．５９．４１．４０がら定電流が供給され
るから、トランジスタ１゜２およびトランジスタ３５．
３４のオン、オフにともなうベース・コレクタ間寄生容
量の蓄積電荷による遅延量が少なく、高速スイッチング
動作が行なわれる。
を駆動するものであって、トランジスタ３２、３６は差
動対をなすトランジスタ２を駆動するものであシ、夫々
定電流源３７．５９．４１．４０がら定電流が供給され
るから、トランジスタ１゜２およびトランジスタ３５．
３４のオン、オフにともなうベース・コレクタ間寄生容
量の蓄積電荷による遅延量が少なく、高速スイッチング
動作が行なわれる。
また、トランジスタ５５．５６のベースを駆動する電圧
は、抵抗２９．３０．定電流源３日、定電圧源４２によ
って設定される。そこで、定電流源３８、定電圧源４２
は電源を圧端子１９に印加される電源電圧の変動に影響
されないから、この電源電圧が低下しても、トランジス
タ３５．５６のベース駆動電圧の振幅は変化せず、トラ
ンジスタ３５．３＋６ババツフア、！＝ １．テ機能し
、このために、トランジスタ１，２が不完全なスイッチ
ング動作を行なうのを防止することができる。
は、抵抗２９．３０．定電流源３日、定電圧源４２によ
って設定される。そこで、定電流源３８、定電圧源４２
は電源を圧端子１９に印加される電源電圧の変動に影響
されないから、この電源電圧が低下しても、トランジス
タ３５．５６のベース駆動電圧の振幅は変化せず、トラ
ンジスタ３５．３＋６ババツフア、！＝ １．テ機能し
、このために、トランジスタ１，２が不完全なスイッチ
ング動作を行なうのを防止することができる。
以上説明したように、本発明によれば、単一の低電圧電
源で高速スイッチング動作が可能とな夛、また、バイポ
ーラトランジスタとＣＭＯＳトランジスタとを同一チッ
プ上に共存させるプロセスのＩＣｆ使用することにょシ
、単一の低電圧電源で動作するアナログ−デジタル変換
器やデジタル−アナログ変換器に組み込んでワンチップ
のモノリシックＩＣが実現でき、上記従来技術の欠点を
除いて“優れた機能の電流切換回路を提供することがで
きる。
源で高速スイッチング動作が可能とな夛、また、バイポ
ーラトランジスタとＣＭＯＳトランジスタとを同一チッ
プ上に共存させるプロセスのＩＣｆ使用することにょシ
、単一の低電圧電源で動作するアナログ−デジタル変換
器やデジタル−アナログ変換器に組み込んでワンチップ
のモノリシックＩＣが実現でき、上記従来技術の欠点を
除いて“優れた機能の電流切換回路を提供することがで
きる。
第１図は従来の電流切換回路の一例を示す回路図、第２
図は本発明による電流切換回路の一実施例を示す回路図
、第６図は本発明による電流切換回路の他の実施例を示
す回路図である。 １５・・・制御信号入力端子 １６・・・電流出力端子
１９・・・電源電圧端子 ２１．２２・・・ＣＭＯＳインバータ 叢 Ｉ 図 茶 ？図
図は本発明による電流切換回路の一実施例を示す回路図
、第６図は本発明による電流切換回路の他の実施例を示
す回路図である。 １５・・・制御信号入力端子 １６・・・電流出力端子
１９・・・電源電圧端子 ２１．２２・・・ＣＭＯＳインバータ 叢 Ｉ 図 茶 ？図
Claims (1)
- 定電流発生器と、該定電流発生器からの電流を第１の加
算線または第２の加算線へ選択的に切シ換える差動トラ
ンジスタ対とからなる電流切換回路において、制御電圧
が供給される第１のＣＭＯＳインバータと、該第１のＣ
ＭＯＳインバータの出力電圧が供給される第２のＣＭＯ
Ｓインバータとを設け、前記差動トランジスタ対の一方
のトランジスタのベースを該第１のＣＭＯＳインバータ
の出力電圧で駆動し、他方のトランジスタを該第２のＣ
ＭＯＳインバータの出力電圧で駆動するように構成した
ことを特徴とする電流切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16323783A JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16323783A JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055723A true JPS6055723A (ja) | 1985-04-01 |
Family
ID=15769940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16323783A Pending JPS6055723A (ja) | 1983-09-07 | 1983-09-07 | 電流切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055723A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
| JPH02112032U (ja) * | 1989-02-23 | 1990-09-07 | ||
| US5095855A (en) * | 1989-12-28 | 1992-03-17 | Nippondenso Co., Ltd. | Cooling device for an internal-combustion engine |
-
1983
- 1983-09-07 JP JP16323783A patent/JPS6055723A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274517A (ja) * | 1985-05-08 | 1986-12-04 | バ−・ブラウン・コ−ポレ−シヨン | 入力レベル移動回路 |
| JPH0340539B2 (ja) * | 1985-05-08 | 1991-06-19 | ||
| JPH02112032U (ja) * | 1989-02-23 | 1990-09-07 | ||
| US5095855A (en) * | 1989-12-28 | 1992-03-17 | Nippondenso Co., Ltd. | Cooling device for an internal-combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05259882A (ja) | レベル変換回路装置 | |
| JPS63501914A (ja) | 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器 | |
| JPS6055723A (ja) | 電流切換回路 | |
| JPH02110717A (ja) | トランジスタのベース電流補償回路 | |
| US5049765A (en) | BiCMOS noninverting buffer and logic gates | |
| JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
| JP2820980B2 (ja) | 論理回路 | |
| JPH02183624A (ja) | ノイズ信号補償用回路装置 | |
| WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
| JP2763794B2 (ja) | 信号レベル変換回路 | |
| JP3701760B2 (ja) | 論理回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JPS6315519A (ja) | インタ−フエイス回路 | |
| JPH03106220A (ja) | 信号レベル変換のための回路装置 | |
| JPH01305618A (ja) | Ｃｍｏｓインバータ出力回路 | |
| JP3018351B2 (ja) | 半導体回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JPH0231896B2 (ja) | ||
| JP2754673B2 (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPH0322094B2 (ja) | ||
| JPH0448817A (ja) | レベル変換回路 | |
| JPH03123217A (ja) | パワーオン・リセット回路 | |
| JPH0328089B2 (ja) | ||
| JPS6334798A (ja) | ラツチ回路 |