JPS6053399B2 - メモリコントロ−ル装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、Ｎｏ、東ゝメモリ等のメモリ素子を複数個
用いる場合のコントロール装置に関するものである。

メモリ機能を有する随東ゝメモリ等の素子にお−いて
、アドレスの指定やデータの読出し書込み等のコントロ
ールを行う場合には各種の方法がある。

たとえば、いま、第１図のような一つの素子があると
する。

ここで、１はメモリ素子、２はアドレスレジスタ、３は
データレジスタ、４は動作モード判別回路、５は入出力
制御回路である。 この素子のコントロールは、３つの
端子を用いて行う。すなわち、Ｄ端子はデータのやりと
りをするためのデータ入出力端子、Ｃ端子はデータをや
りとりするときに転送のタイミングをとるためのクロッ
ク入力端子、Ｍ端子は動作モードを指定するときはロー
レベルにし、そのモードを実行するときはハイレベルに
するモード制御端子てある。 この動作モードというの
は、例えば、メモリ素子１において、「アドレス指定上
「データ書込」、「データ消去」、「データ読出」等の
動作を行わせるためにどの動作をさせるかを選択すると
きに用いる。

例えば、第１図の素子の１つのアドレスからデータを
読出そうとするときは以下のような動作になる。

まず、第２図において、ａ−ｂ区間でモード端子Ｍをロ
ーレベル（モード指定状態）にし、データ入出端子Ｄに
どのモードにするかのデータをシリアルに与え、クロッ
ク入力端子Ｃに加えるクロックによつてモード判別回路
４に転送し、入出力装置５に接続するレジスタを決め、
入出力状態を切替える。次いで、ｂ−ｃ区間でモード制
御端子Ｍをハイレベル（実行指定状態）にし、データ入
出力端子Ｄにアドレスデータを与え、クロツク入力端子
Ｃに加えるクロックによつてアドレスレジスタ２にデー
タをシリアル転送する。このとき、データ入出力端子Ｄ
は入力状態である。さらに、ｃｍｄ区間でモード制御端
子Ｍをローレベル（モード指定状態）にし、データ入出
端子Ｄにデータ読出モードにするための制御データを与
え、クロック入力端子Ｃに加えるクロックによつてシリ
アル転送する。最後に、ｄ−ｅ区間でモード制御端子Ｍ
をハイレベル（実行指令状態）にし、クロック入力端子
Ｃに加えるクロックによつてデータ入出力端子Ｄにデー
タレジスタ３からのデータをシリアル転送し出力する。
このとき、データ入出力端子Ｄは出力状態である。以上
のような手順でメモリ素子１を駆動するのであるが、こ
こでわかるように、３つの端子Ｍ．Ｄ．Ｃで全てのデー
タのやりとりを行うことができる。

ところが、このような素子を複数個用いる必要のある場
合がある。

そのような楊合には、たとえば第３図に示すように、各
素子７，８，９の端子Ｒと端子Ｄは共通に接続し、端子
Ｃを独立にしてコントローラ６に接続することにより、
クロックを各素子７，８，９に独立して与えることによ
つて各素子７，８，９を独立して駆動する。ここで、一
例として、データ入出力端子Ｄは第４図のような入出力
回路の構成であるとする。この端子Ｄは端子Ｍ／）珀−
レベル即ちモード指定状態のとき、および入出力コント
ロール信号Ｐが入力状態に設定されているときにトラン
ジスタＴＲｌがカットオフする。このとき、端子Ｄに加
えられたデータは抵抗Ｒ１、トランジスタＭ２、抵抗Ｒ
２を介して素子内に取込まれる（信号ｒ）。また、入出
力コントロール信号Ｐが出力状態のときはトランジスタ
ＴＲｌはオン状態となり、出力データｑがトランジスタ
ＴＲ３、抵抗Ｒ３、トランジスタＴＲｌ、抵抗Ｒ１を介
して端子Ｄに出力される。したがつて、複数個の素子７
，８，９を駆動する場合にコントロール用の線数を少な
くするために端子Ｄを共通にした場合には、いずれか一
つの素子が出力状態にあれば他の入力状態の素子へのデ
ータ転送が正常に行われないことになる。

そこで本発明は、かかる特性を有する入出力端子をもつ
素子において、その入出力端子同志を結合しても複数個
の素子を少ない線数で駆動することのできる装置を提供
しようとするものである。以下、第５図とともにそのコ
ントロール手順を説明する。まず、第３図の如き回路配
置において、モード制御端子Ｍをローレベル（モード指
定状態）にし、各素子７，８，９のデータ入出力端子Ｄ
を入力状態にする。このとき、各素子７，８，９のデー
タ入出力端子Ｄに、各素子７，８，９がモード制御端子
Ｍがハイレベル（実行状態）において、データ入出力端
子Ｄが入力状態になるような“モードデータ１゛をシリ
アルに送り、各素子７，８，９のクロック端子Ｃ−７，
Ｃ−８，・・・・Ｃ−９にクロックを加えてデータを各
素子７，８，９に転送する。つぎに、動作させようとす
る素子たとえば素子９に対して、その動作を行なわせる
ための゜゜モードデータ２゛をデータ入出力端子Ｄに送
り、動作させようとする素子９に対してのみクロックを
クロック入力端子Ｃ−９に加え、その素子９のみに“モ
ードデータ２゛を転送してその制御モードにする。

さらに、モード制御端子Ｍをハイレベルにして各素子７
，８，９を実行状態にする。

このと？き、素子９以外の素子７，８はすべて、入力状
態となるようなモードが指定されているため、素子９以
外の素子のデータ入出力端子Ｄは入力状態となつている
。したがつて、実行状態においても、入出力端子Ｄは素
子９に対してのみ有効な状態にすることがてきその素子
９のみを単独に制御動作することができることになる。
他の素子７，．８について動作させる場合も同様である
。

このように、本発明によればデータ転送を１つの入出力
端子で行なう素子において、複数個の素子を用いる楊合
にそれらの入出力端子同志を接続してコントローラへの
線数を減らそうとするときにも、動作させようとする素
子以外の素子の妨害を防ぐことができ、簡易に多くの素
子を正しく制御することができるものである。

【図面の簡単な説明】

第１図はメモリ機能を有する素子の一例のブロック図、
第２図はその動作を説明するための波形図、第３図は本
発明の一実施例におけるメモリコントロール装置のブロ
ック図、第４図はその一部の具体回路図、第５図はその
動作を説明するための波形図である。 ６・・・・・・コントローラ、７，８，９・・・・・・
メモリ機能を有する素子、Ｍ・・・・・・モード制御端
子、Ｄ・・・・データ入出力端子、Ｃ・・・・・・クロ
ック入力端子。

Claims (1)

1. 【特許請求の範囲】 １ メモリ機能を有する素子を設け、その素子をコント
   ロールするための入出力端子とデータを転送するための
   クロックを加える端子と動作指定モードと実行モードを
   制御するモード制御端子とを設け、かかる素子を複数個
   用いる場合に上記各素子の入出力端子同志およびモード
   端子同志を接続して、動作させようとする素子以外の素
   子によつて入出力端子が影響されることを防止するよう
   にしたことを特徴とするメモリコントロール装置。 ２ 動作させようとする素子へのデータ転送を行なおう
   とするときに入出力端子が共通に接続されているすべて
   の素子をまず入力状態になるようなモードに指定するた
   めにすべての素子にクロックを与えることにより実行状
   態において入出力端子が他の素子へ影響を与えないよう
   にしてから、動作させようとする素子にのみクロック信
   号を加えることによつて正常なデータ転送を行なわせる
   ようにしたことを特徴とする特許請求の範囲第１項記載
   のメモリコントロール装置。