JPS60501932A - 環状通信システムと同システムで用いる局装置および信号制御方法 - Google Patents

環状通信システムと同システムで用いる局装置および信号制御方法

Info

Publication number
JPS60501932A
JPS60501932A JP60500210A JP50021084A JPS60501932A JP S60501932 A JPS60501932 A JP S60501932A JP 60500210 A JP60500210 A JP 60500210A JP 50021084 A JP50021084 A JP 50021084A JP S60501932 A JPS60501932 A JP S60501932A
Authority
JP
Japan
Prior art keywords
station
path
signal
packet
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60500210A
Other languages
English (en)
Other versions
JPH0779348B2 (ja
Inventor
レヴインソン,フランク ハワード
リム,ジヨン オアモンド
Original Assignee
エイ・ティ・アンド・ティ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・ティ・アンド・ティ・コーポレーション filed Critical エイ・ティ・アンド・ティ・コーポレーション
Publication of JPS60501932A publication Critical patent/JPS60501932A/ja
Publication of JPH0779348B2 publication Critical patent/JPH0779348B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 2経路長重アクセス デジタル通信システムにおける再構成可能な衝突回避シス テムと局およびプロトコール技術分野 本発明は複数の局の少なくとも2つが第1の信号経路及び第2の信号経路の両方 に結合された通信システムにおけるデジタル信号の制御方法に関する。この方法 は第1の経路上への信号書込みステップ、この第1の経路上への信号書込みステ ップより電気的に先行する第1の経路からの信号読出しステップ、第2の経路か らの信号読出しステップ、及びこの第2の経路からの信号読出しステップより電 気的に後に起こる第2の経路への信号書込みステップを含む。
発明の背景 従来の電話技術においては電話の1更用に、通常、地域内のユーザの間の通信に 限定されていた。従って、長年に渡って、通信システムへのアクセスの経済性か ら地域内の電話は、当技術において通常ローカル中央局と呼ばれる中央制御装置 を通じて相互接続されるのが通常であった。
デジタル コンピュータの出現によって、地域社会による電話の他の使用が始す ることとなった。この結果、各種ユーザ端末を相互接続するために中央制御装置 が使用されるのが一般となった。例えば、合衆国特許第3、851.104号は 時分割多重アクセス通信システム全開示するが、このシステムは中央端末の制御 下で、単一の通信信号経路によって複数のユーザ端末の間の通信リンクを提供す る。
デジタル コンピュータの向上と平行しての半導体技術の向上によって小型で比 較的安価なコンピュータが入手できるようになった。このような小型のコンピュ ータの出現によって、集中コンピュータ制御方式の方が有利となった。1だ、デ ジタル情報は通常バースト的な特性を持つため、最近の傾向としてパケット化さ れたデジタル情報を処理する能力を持つ通信システムが主流となりつつある。分 散制御通信システムの一例が合衆国特許第4、063.220号に開示さnてい る。本も、許ておいて開示される通信システムにおいては、端末が通信経路上に 伝送を開始しようとすると、整相復閃器が経路上に他の伝送が存在するか検出し 、存在が検出されると、その伝送に他の伝送が検出されなくなる寸で遅処させる 。伝送が開始された後に、それに引き続いて妨害(あるいに、1′!I[I突) が検出されると、乱数発生器を使用して次の伝送が行われる1での間隔が選択さ れる。
衝突が問題となるため衝突による重大な影響を緩和するための通信プロトコール が提供される。第1と第2の反射方向の信号経路を持つ通信システムも存在する 。このようなシステムでは少なくとも2つの局が第1の信号経路と第2の信号経 路の両方に結合される。局は第1の経路から第1の信号を読出し、才た第1の経 路上に第2の信号を書込むための装置を含む。この第1の信号は第1の経路上に 第2の信号を書込むための装置より電気的に先行する装置によって第1の経路が ら読出される。類似の読出し装置は第2の経路上への書込み装置よりも電気的に 先行する。局が伝送すべきパケットを持つときは、これはいずれかの経路上の信 号パケットの話中制御欄を重ね書きする。局はまたいずれかの経路からパケット を読出す。経路上の信号パケットの読出しを行うと、局内でその経路が話中であ るか否かの論理的解釈が行われる。
経路が話中でないときは、経路上て任意の信号上に重ね書きすることによってパ ケットを経路上に書込む。経路が話中であるときは、局はパケットの書込みを経 路が話中制御欄の内容を通じて話中でないと検出される1で遅延する。パケット は対応する経路を経て着信局に流れる。
終局的に全てのパケットが伝送され、終端局において話中制御欄が全てのパケッ トが伝送さ扛たことを示すことが検出される。第1の経路上の終端局は第2の反 対方向の経路上のヘッド局として機能する。従って、全てのパケットが伝送され たことが検出されると、これに応答して、第2の経路上のヘッド局でもある第1 の経路上の終端局は第2の経路上にサイクル終了パケットを伝送する。
このパケットを検出すると、これに応答して、ヘッド局によって第1の経路上に サイクル開始パケットが書込まットを伝送する許可を与えることによって新サイ クルが開始される。
このシステムの効率をさらに向上させるために、例えば、伝搬遅延時間の問題を 解消するため、あるいは信号経路が天災などによって電気的て切断されるような 事態に対処するための別の解決策も試みら扛ている。
発明の要約 こnら問題は本発明による通信システムにおけるデジタル信号を制御する方法に よって解決される。この方法は信号経路の両方に結合された制御局によってパケ ットの話中制御欄を読出すステップ、及びこの読出された話中制御欄が経路の対 応する1つが話中なことを示す場合、これに応答して第1の経路上にサイクル開 始パケットを伝送するステップを含み、このサイクル開始パケットは制御局によ って第1の経路上に伝送さnXまたこのサイクル開始パケットがサイクル開始欄 を含み、これに応答して第1の経路♀の局がパケットを伝送するために初期化さ れる。この通信システムは互いに反対向きの単向性通信信号経路を含む。対応す る経路が2つの単向性環が形成されるように隣接して接続される。少なくとも2 つの局、例えば、デジタル コンピュータの各々が第1の経路及び第2の経路の 両方に結合され、従って、2つの環に結合される。各々の局が対応する経路から 信号を読出すための装置を含むが、この装置は対応する経路上に信号を書込むた めの装置より電気的に先行する。読出された信号に応答して通信経路上の衝突が 回避される。例えば、信号経路上のパケットの話中欄は対応する経路が話中であ るか否かを示す。経路が話中でないときは、局はその経路上にパケット全書込む ことができる。その経路が話中であるときは、その局が伝送すべきパケットを持 ち、送信権を争っていることを示すようにその話中制御欄に重ね書きを行う。経 路上の電気的に最初の局はヘッド局と呼ばれ、一方、経路上の電気的に最後の局 は終端局と呼ばれる。終端局が経路が話中でないことを検出したとき、ヘッド局 と終端局の機能が制御局内に並列して位置するため、終端局はこの情報を遠方の ヘッド局に伝搬する必要はない。制陶局は、次に1.サイクル開始パケットの伝 送を開始するが、こうして伝送遅延の問題を解決することができる。電気的に切 断さ扛た信号経路が検出されると、個々の局がその切断点より電気的に手前の局 が終端局となり、一方、その切断点から電気的に後の局がヘッド局となるように 再構成される。こうして、システムが切断したとき、システムが致命的な影響が 回避できるように再構成さ扛る。本発明は以下の詳細な説明及び付録の図面から より明白となる。
第1図は2つの反対向きの単向性通信経路と相互接続された複数の局を含む本発 明の原理を図解するのに便利な構成を示す図: 第2図は本発明の原理を図解するのに便利な双極デジタル信号を示す図; 第3図は本発明の原理を図解するのに便利な同期信号及びデジタル信号のパター ンを示す図;第4図は本発明の詳細な説明するのに便利なアクセス制御欄を含む 典型的なパケットフォーマット2示す図:に従って第1図の構成から再構成され た構成を示す図でか複数の縦続伝送結合器、例えば、受動読出し結合器20−1 及び受動書込み結合器3o−ii通じて延長することが示さnる。また、ここに は、第1の経路1oと反対方向の経路である第2の単向信号経路6oが別の複数 の縦続伝送結合器、例えば、受動読出し結合器40−1及び書込み結合器5o− r2通じて延長することが示される。従って、局70−1から7O−Ntでの各 々はこの2つの反対方向の通信経路の各々に2重に結合される。
より詳細には、一方において、無指向性読出し結合器20−1及び4〇−夏は局 70−1への第1の通信経路10あるいは第2の通信経路60上に検出される信 号の電気的結合に使用される。この方法によって、局7o−1は第1の経路及び 第2の経路の両方の経路上の信号を監7 視あるいは読出しする。他方においては、指向性書込み結合器30−■及び50 −1が局70−1からの信号を対応する通信経路に結付及び挿入あるいは書込む のに使用される。例えば、挿入された信号は、電気的に先行する無指向性読出し 結合器20− it通じて経路10から°先に読出された信号に応答して指向性 書込み結合器3O−iQ通じて最初の経路の信号に重ね書きできる。つまり挿入 された信号のエネルギーが経路10上に信号が存在する場合にはその信号に加え られる。同様に、挿入された信号は電気的に先行する無指向性読出し結合器40 −1を通じて経路60から先に読出された信号に応答して、書込み結合器5o= 1通じて第2の経路の信号に重ね書きできる。この方法によって局70−1はそ の信号をこの通信経路に挿入あるいは書込むことによって信号全伝送する。第1 図から明らかのごとく、この通信システムには2つの送信側が存在する。例えば 、局7〇−1がパケットを送信する場合、パケットが局70−kに向けられる場 合は、パケットは通信経路10上に伝送される。ここで、kは墓より大きい。一 方、パケットが局70−jに向けられる場会ハ、パケットは通信経路60上に伝 送される。ここで、」はiより小さい。この制約は第5図の構成には必ずしも適 用しないが、これは、後述の説明から容易に理解できる。
局70−1は局端末装置、例えば、デジタル コンピュータあ、るいは直送デジ タル端末装置、及び経路10及び/あるいは60を他のシステムと相互接続する ためのインタフェース装置を含む。ここで、この他のシステムはこのシステムと 地理的な離扛ていてもよい。当分野においては、局が互いに電気的に近い所に位 置する場合、例えば、互いに約2マイル以内に位置する場合、このようなシステ ムはローカル エリア ネットワークとも呼ばれる。従って、第1図に示される 構成の長所を利用して、複数のローカル エリア ネットワークを相互接続する ことによって、さらに大きな通信システム全形成することもできる。
本発明の原理を具現するシステムの動作の詳細な説明を行う前に、幾つかの付随 的な事項について説明する。
通信経路上の電気信号はこれに限定されるものではないが一例として第2図に示 されるタイプの双極デジタル信号であるものと仮定する。個々の論理Oは第1の 電圧レベルの電位、例えば、0レベルの電位を持つものと仮定する。一方、1つ の論理1、あるいは一連の連続の論理1が次の論理0が伝送される寸で第2の電 位レベル(例えば、+V)にて伝送される。該次の論理Oは、前述したごとく、 第1の電位レベルにて伝送される。この1つの論理Oあるいは一連の連続の論理 0の伝送の後に、これに続く1つの論理1あるいは一連の連続論理1が第3の電 位レベルにて伝送される。ここでは、この第3の電位レベル(例えば、’−v) には、−例として、第2の電位(十v)レベルを反対にしたものが使用される。
論理1電位レベルは、個々の論理0あるいは一連の連続論理0に続いてこうして 変化することを繰シ返す。
通信経路上の同期デジタル信号はこれに限定されるものではないが一例として第 3図に示される同期デジタル信号シーケンスであるものと仮定される。ここに図 解される同期シーケンスは以降、同期バーストと呼ばれる。
このバーストは任意の局によって経路上に伝送される。
この同期バーストは送信局はヘッド局と呼ばれる。(後に説明するごとく、ヘッ ド局は単一制御局にも組み込1nている幾つかの機能を遂行する)。これとは別 に、システムの各半分、つ1す、第1の経路10を含む半分及び第2の経路60 を含む他方の半分は同時に対応するヘッドを持つ。ここでは、説明を簡潔にする ため、説明の目的上、局70−1が経路10上の“ヘッド局であり、局70−N が経路10上の“終端“局であるものと仮定する。反対に、局70−Nは経路6 0上のヘッド局で、一方、局70−1は経路60上の終端局となる。
第3図において、他の同期シーケンスを使用することもできるが、ここに示され る一例としての同期バーストは複数の双極違反シーケンス及びこれに続く所定の デジタル シーケンスを含む。双極違反シーケンスは論理Oが介在しない第2と 第3の電位レベルの間での連続的変化からなる。この変化のシーケンスは前述の 第2図の双極信号と矛盾するが、これが双極違反シーケンスと呼ばれるのはこの ためである。双極違反シーケンスは対応するヘッド局から伝送され、対応する読 出し結合器20−1及び4o−it通じて局70−1の同期及びタイミング回路 に送られ、局の回路及び対応する経路のデジタル信号全ビット同期するのに使用 さ扛る。所定の数の双極違反シーケンスに続いて、この同期バーストはさらに、 所定のデジタル シーケンス、例えば、ベーカー(Rarker)シーケンス、 ” 01011100 ″を含む。このベーカー(Bar、ker )シーケン スも対応するヘッド局から伝送され、対応する読出し結合器20−1及び+o− i、1通じて局70−1の同期及びタイミング回路に送られ、局の回路及び経路 のデジタル信号を同期するのに使用さnる。結果として、2つの各々の経路」− の複数の局の各々が双極違反シーケンス及びベーカー(13arker、 )シ ーケンスの同期バーストの検出に応答して局をヒツト同期並びにデータ同期する 直送構成を持つこととなる。
同期バーストの伝送に続く局から経路上へのイ凸号の挿入あるいは書込みにおい ては、1つあるいけ複数の情報のパケット、例えば、M個のパケットを経路」二 に伝送することができる。実際には、パケットは、例ノーば、時分割多重信号と してタイムスロットに伝送される。しかし、制御プロトコールなしでは、パケッ ト間の衝突が発生する可能性がある。本発明の原理に従う方法においては、後に 説明される制御プロトコールがシステム上の信号の制御及び衝突の回避、伝搬遅 延の緩和、並びに通信経路10あるいは60のいずれかあるいは両方が切断した 場合のシステムの再構成の制御を行うために使用される。
第4図には所定のサイズのにビットを含む一例としての制御プロトコールのパケ ットが示される。ここで、説明の目的上、これに限定されるものではないが、K は160ビツトであるものと仮定される。また、−例として、このパケットはア クセス制御槽を含むものと仮定するが、一方、この欄は1つあるいは複数のビッ トを含む。
ここでは、この−例としてのデータ パケットの最初から8個のビットは、それ ぞれサイクル開始ビット、サイクル終端ビット、無指定、無指定、話中ビット、 無指定、無指定及び無指定とラヘルされ、この制御プロトコールのアクセス制御 槽を構成する。パケットは、当技術において一般的であるように、さらに着信局 アドレス欄、発信局アドレス欄、データ欄、及びエラー制御槽を含むことができ る。ここでも、個々の欄に1つあるいは複数のビットを含む。1つのエラー制御 槽は周知の巡回冗長コード(CRC)(5含むこともできる。このパケットは経 路上の時分割多重信号のタイムスロットから読出すあるいはこれに書込むことが 可能である。
付随的な事項の説明は上記の程度とし、以下の説明ではアクセス制御槽の論理解 釈に焦点を置くものとする。
最初に、前述したごとく同期バーストが個々の局をビット同期及びデータ同期す るために対応する経路10及び60上の対応するヘッド局から伝送され、その後 、1つあるいは複数のデータ パケットが時分側条・重信器として伝送されるも のと仮定する。個々のデータ パケットは第4図に示されるフォーマットを持つ ものと仮定する。
次に、−例として、これに限定されるものではないが、N個の局の各々が以降、 サイクルと呼ばれる時間フレームにおいてパケットを伝送するものと仮定する。
このサイクル内の最初のパケットはヘッド局によって論理1にセットされたサイ クル開始ビットを持つ。通常、そのサイクル内の他の全てのパケットは論理OK 上セツトれた対応するサイクル開始ビットを持つ。論理1サイクル開始ビツトの 検出に応答して、経路上の個々の対応する局は新サイクルが開始されることを論 理的に通告され、従って、局が伝送するパケットを持つことを示すために対応す る“許可レジスタ“ (以降、p−レジスタとも呼ばれる)が論理1にセットさ 扛る。後に説明するごとく、局がパケットの伝送を終了すると、局はその許可レ ジスタをその局が伝送すべきパケットを持たないことを示すために論理Oにセッ トする。実際には、個々の局は第1が経路10に関連し、第2が経路60に関連 する2つの許可レジスタを持つ。また、別に、1つの局が個々のサイクルにおい て1個以上のパケットを送信することもできる。
第3に、伝送すべきパケットを持つ個々の局はその対応する許可レジスタが論理 1にセットされたのに応答して、論理1をその書込み結合器3o−1(あるいは 5゜=1)を通じて経路10(あるいは60)に送り、読出したパケットの話中 ビット、ここでは、第4図に示されるパケットのビット5に重ね書きする。この 話中ビットへの論理1の重ね書きは、重ね書きされる話中ビットが既に論理1で あるか否かに無関係に行われる。
゛第4に、局70−!の読出し回路は話中ビットを読出すための回路を含む。局 70−1が伝送すべきパケットを持ち、その許可レジスタが論理1にセットされ ているものと仮定する。上述したごとく、話中ビットが論理1ビツトにて重ね書 きされる。しかし、第1図かられかるように1読出し結合器2O−i(あるいは 4O−i)は書込み結合器3O= <あるいは50−i、)より電気的に先行し 、そして2つの結合器は比較的短い電気的な間隔を持つ。第1図から同様にわか るごとく、パケットが経路上に書込外れる予定であるか否かを判定するためには 、つ寸り、読出し中のパケットの話中ビットの内容あるいは論理値の翻訳を含′ む判定動作には幾らかの有限の時間間隔が必要である。実験によって、この判定 には比較的に小さなビット時間間隔で十分であることが知られている。従って、 この実施態様においては、″無指定″制御ビットによって3ビツト時間間隔が提 供され、つ寸り、読出したパケットの無指定ビット6.7及び8の時間間隔が提 供され、この期間が局70−1の読出し回路が読出し中のパケットの話中ビット の論理値を翻訳あるいは判定するのに使用される。
読出し中のパケットの話中ビットの内容が論理Oであると検出されたときは、書 込まれるべきパケットが書込み結合器3O−i(あるいは5o−r)を通じて経 路10(あるいは60)上に書込まれる。局は次に局がそれ以上パケットを送信 しないことを示すために許可レジスタを論理0にリセットする。
一方、読出し中のパケットの話中ビットの内容が論理1であると検出されたとき は、書込1れるべきパケットの書込みは行われない。パケットが書込1れると、 衝突が発生する結果となる。この場合は、読出したパケットの話中ビットが論理 1であることに応答して、局70−1の書込み回路は待ち状態に遷移し、次の非 話中パケットが検出されるのを待つ。
要約すると、局は許可レジスタが論理IFセットされ、・しかも読出した話中ビ ットが論理0にセットされているときにのみ送信できる。パケットの伝送を終え ると、局はその許可レジスタを論理0にセットする。局が伝送すべきパケットを 持ち、その許可レジスタが論理0であり、読出し話中ビットが論理Oである場合 は、局は話中ピッ・トに論理1を重ね書きすることによりそのパケットを伝送す る。その後、パケットが対応する経路10あるいは経路60を伝送され、このパ ケットは対応する読出し結合器20−1あるいは4O−ik通じて局70−1の 受信側圧読出される。
個々の局70−1は、その対応する局?アドレス先、つ1す、他の項目とともに 、被呼局と同定する着信アドレスを含むパケットが存在しないか経路を監視する 。局7o−12アドレス先の局として同定する着信先アドレスが検出されると、 局70−1の受信側読出し回路はそノ後、そのパケットを読出し、そのパケット をその局がプログラム、あるいは適合される方法に従って処理する。
以上のことから、局70− NVi、通常、通信経路1゜上にはパケットを伝送 しないことがわかる。(しかし、この制約は第5図の構成には必ずしも適用しな い)。っまシ、局70−Nから伝送される全てのパケットは通信経路60上に伝 送される。従って、局70−Nが経路10上の論理0の話中ビットを検出すると 、局70−Nは通信経路60上にサイクル終端パケットを伝送する。
このサイクル終端パケットは論理0のサイクル終端ビットを含むが、これは好ま しくは、サイクル開始ビットの後、あるいは第4図に示される無指定ビットを含 む話中ビットに位置する。局70−1によって経路60上に論理1サイクル終端 ビツトが検出されると、経路60上の終端局であるが、一方、経路10上のヘッ ド局でもある局70−1は、新たなサイクルを開始するために通信経路10上へ のサイクル開始パケットの送信を開始する。
通信経路10に関しての前述の説明はこのヘッド局機能と終端局機能が逆にされ た場合、通信経路60についても同様に適用する。
サイクル終端パケットが第1C順方向片の経路上の終端局から、第2(逆方向) の経路を介して、該第1(順方向)の経路上のヘッド局に伝搬するには有限の時 間が必要である。この問題を解決するために、著者らはヘッド局機能と終端局機 能をヘッド局と終端局の両方の機能を遂行する1つの並列局に併合することを提 案する。ヘッド局と終端局がこうして並列に置かれるため、並列に置かれた局は 以降単一制御局と呼ばれる制御局として機能できる。この制御局は論理0の話中 ビットを検出すると、これに応答して、終端局としての機能を遂行しながら、伝 搬遅延を伴なうことなく、順方向サイクル開始を始動するヘッド局機能を遂行す ることができる。この方法は第5図に示す構成によって実現さn、るが、これよ り、結果としての構成が、2つの環状ネットワークを形成する2つの反対方向の 単向経路から構成されることがわかる。
より詳細には、第1図の単向経路10は第5図の単向外側環10を形成するよう に再構成される。同様に、第1図の単向経路60は第5図の単向内側環60を形 成するように再構成される。さらに、第1図の局70−1及び70−N、つまシ 、ヘッド局及び終端局は一体となり第5図の2つの反対方向の単向性の単一の経 路(あるいは環)に対してヘッド局及び終端局の両方として機能する単一制御局 70− (]、N)’!i=形成するように再構成される。第1図の構成と関連 して述べたごとく、終端局、例えば、経路10に対する局70−N及び経路60 に対する局70−1は、その終端局に向う経路に伝送を行うことはできない。し かし、第5図の環状構成では、このような制約はない。こうして、本発明による 第5図の改良された構成は第1図の構成のサイクル終端パケットのり詳細には、 外側環上の信号は経路1o上を右回りの方向に伝搬されるため、論理0の話中ビ ットを持つパケットが読出し結合器の片方、ここでは、結合器20−(]、N) を通じて制御局7O−(11,N)によって検出されるような時間が存在する。
同様に1内側環上の信号は経路60上を左回りの方向に伝搬されるため、論理0 0話中ビットを持つパケットが読出し結合器の他方、ここでは、結合器4G−( 1、N)’に通じて検出される時間が存在する。いずれの場合も、局7O−(1 、N)は、終端局の機能を遂行しながら、一方で、対応する経路上に論理Oの話 中ビットを検出するとこれに応答して対応する信号経路上にサイクル開始パケッ トを伝送し、こうして、ヘッド局の機能をも遂行する。その後、直ちに、新たな サイクルが開始され、これに応答して、局7o=(複数)パケットの伝送を行う 。
本発明は伝搬遅延が緩和され、結果として新たなサイクルがより早く開始できる という前述の本発明の1つの局面に従う長所に加えて、本発明の原理のもう1つ の局面に従うもう1つの長所を持つ。いずれかの通信経路が電気的に切断される ような事態が発生した場合を仮定する。本発明の原理に従うもう1つの局面によ ると、このような事態が発生すると、この経路上の個々の局は第5図の環状構成 から第1図のバス構成に変化するよう自体を再構成し、第1図の構成に従って動 作する。
例えば、第5図において、経路10あるいは経路60、あるいはこの両方の経路 が電気的に切断されるような最悪の事態が切断点500で発生するものと仮定す る。電気的な切断は局によって経路上のパケット信号あるいは同期信号が不在と なることを検出することによって知られる。例えば、切断点500でこれが発生 するものと仮定する。結果として、経路10上の信号は切断点500を通じて伝 搬できなくなる。従って、局7o−(I−z+は読出し結合器zo−(i+1) i通じて入り信号の不在を検出し、これが切断箇所より電気的に後にあるとの結 論に至り、自体を経路10上のヘッド局並びに経路60上の終端局として再構成 する。第5図の環状システムはこうして機能順は第1図のシステムとなる。ここ で、局7O−(i+1)、つ寸り、その切断点から電気的に後の位置にある局が 経路10のヘッド局となり、局70−i、つ1す、切断点から電気的に前に位置 する局が経路10の終端局となる。勿論、経路60上では局が反対となる。つま り、局70−1は経路60上のヘッド局となり、一方、局7O−(i+1 )は 終端局となる。そして、個々の局は前述て説明のような機能を切断点500の電 気的な切断が修復されるまで継続し、修復された時点で第5図の環状システムに 戻60 本発明の詳細な説明を行っfcが、この説明は単に説明のための一例にすぎない 。本発明の原理に従う別の実施態様についても簡単に開示されたが当業者にとっ ては、本発明の原理に従うこれ以外の実施態様を実現することが°できよう。例 えば、論理値を反転させると刀・、アクセス制御槽の配列を変更するとか、ある いは内側項及び外側環の方向を反転されることなどが可能である。従って、本発 明は説明の実施態様に限定されるものではなく、本発明の範囲及び精神は附属の 請求の範囲によってのみ限定されるものである。
FIo、 2 倫理41 0 l 1101. l OOI IF/θ 5 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 】 通信システムにおけるデジタル信号を制御する方法において、該システムが 複数の局を含み、核間の少なくとも2つが両方とも第1及び第2の信号経路に結 合され、該方法が: 該第1の経路r信号を書込むステップ;該第1の経路に信号を書込むステップよ り電気的に前に起こるステップであり第1の経路から信号を読出すステップ; 該第2の経路から信号を読出すステップ:該第2の経路から信号を読出すステッ プより電気的に後に起こるステップであり該第2の経路に信号を書込むステップ から々す: 該方法がさらに。 該信号経路の両方に結合された制御局によってパケットの話中制御欄を読出すス テップ;及び読出された該話中制御欄が該経路の対応する一方が話中でないこと を示すと、これに応答してその一方の経路上にサイクル開始パケットを送信する ステップからなり、 該サイクル開始パケットは該制御局によって該話中でない一方の経路上に伝送さ れ、該サイクル開始パケットはサイクル開始欄を含み、これに応答して該一方の 経路上の局がパケットの伝送を行うよう1〆′:初期化されることを特徴とする 方法。 2 請求の範囲第1項に記載の方法において、該第1及び第2の経路が、それぞ れ、単向経路であり、該経路が互いに反対の方向を持つことを特徴とする方法。 3 請求の範囲第1項に記載の方法において、さらに該一方の経路上の局によっ て最初のパケットの話中制御欄に該一方の経路上にその局から伝送すべき第2の パケット?持つことを示す信号が重ね書さnるステップが含唸れること全特徴と する方法。 4 請求の範囲第1項に記載の方法において、さらに該信号経路のいずれかに電 気的な切断が検出されたとき、第1の局がヘッド局として機能し、第2の局が終 端局として機能するようにシステムが再構成されるステップが含まれることを特 徴とする方法。 5 請求の範囲第4項に記載の方法において、該第1の局が該切断点より電気的 に後に位置し、該第2の局が該切断点より電気的に前に位置することを特徴とす る方法。 6 互いに反対方向の第1の通信経路(10)及び第2の通信経路(60) ; 及び 少なくとも2つの局が該第1の信号経路及び該第2の信号経路に結合された複数 の局(20−N)’に含み、核間(20−1)が: 該第1の経路上に第1の信号を書込むための第1の手段、及び該第1の経路から 第2の信号を読出すための第2の手段を含み、第1の経路の読出し手段が該第l の経路の書込み手段より電気的に先行するような方法にて該第1の経路に結合さ れておシ;さらに該第2の経路から第3の信号を読出すための第3の手段、及び 該第2の経路上に第4の信号を書込むための第4の手段を含み、該第2の経路へ の書込み手段が該第2の経路に該第2の経路の読出し手段より電気的ニ後になる ように結合される通信システムにおいて、該通信システムがさらに: 該一方の経路から読出される信号の話中制御欄の内容を読出すための手段及び該 読出された信号の話中制御欄が該一方の経路が話中でないことを示すと、こ扛に 応答して、該一方の経路上にサイクル開始パケットの伝送を開始するための手段 を含み、 該サイクル開始パケットが制i1局によって該一方の経路上に伝送され、該サイ クル開始パケットがサイクル開始欄を含み、これに応答して該対応する経路上の 局が初期化され、パケットを伝送することを許さ扛ることを特徴とする通信シス テム。 請求の範囲第6項に記載の通信システムにおいて、該第1の経路及び該第2の経 路がそれぞれ単向経路であることを特徴とする通信システム。 請求の範囲第6項に記載の通信システムにおいて、該システムが該信号経路のい ずれかに電気的な切断が発生したことを検出すると、これに応答して、第1の局 がヘッド局として機能し、第2の局が終端局として機能するように該システムを 再構成することを特徴とする通信システム1゜ 請求の範囲第8項に記載の通信システムにおいて、該第1の局が該切断点より電 気的に後に位置し、該第2の局が該切断点よシミ気的に前に位置することを特徴 とする通信システム。
JP60500210A 1983-12-30 1984-12-18 環状通信システムと同システムで用いる局装置および信号制御方法 Expired - Lifetime JPH0779348B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US567350 1983-12-30
US06/567,350 US4542502A (en) 1983-12-30 1983-12-30 Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system
PCT/US1984/002082 WO1985003183A1 (en) 1983-12-30 1984-12-18 Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system

Publications (2)

Publication Number Publication Date
JPS60501932A true JPS60501932A (ja) 1985-11-07
JPH0779348B2 JPH0779348B2 (ja) 1995-08-23

Family

ID=24266794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60500210A Expired - Lifetime JPH0779348B2 (ja) 1983-12-30 1984-12-18 環状通信システムと同システムで用いる局装置および信号制御方法

Country Status (6)

Country Link
US (1) US4542502A (ja)
EP (2) EP0165979A1 (ja)
JP (1) JPH0779348B2 (ja)
CA (1) CA1216040A (ja)
DE (1) DE3483312D1 (ja)
WO (1) WO1985003183A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142647A (ja) * 1983-12-29 1985-07-27 Hitachi Ltd マルチドロツプ接続のデ−タ収集装置
AU591645B2 (en) * 1984-12-03 1989-12-14 John Leslie Hullett Queueing protocol
IT1199859B (it) * 1985-03-06 1989-01-05 Cselt Centro Studi Lab Telecom Rete locale integrata ad alta velo-cita'riconfigurabile
GB8525591D0 (en) * 1985-10-17 1985-11-20 British Telecomm Communications network
US4688213A (en) * 1985-11-29 1987-08-18 Rca Corporation Asynchronous random access communication system with collision resolution based on time of arrival
US4774707A (en) * 1986-09-10 1988-09-27 General Electric Company Random access communication system with scheduled data transmission and asynchronous contention scheduling
US4745599A (en) * 1987-01-05 1988-05-17 General Electric Company Random access communication system with contention scheduling of subpacketized data transmissions and scheduled retransmission of unsuccessful subpackets
US4835763A (en) * 1988-02-04 1989-05-30 Bell Communications Research, Inc. Survivable ring network
AU622698B2 (en) * 1988-07-15 1992-04-16 Leslie Thomas Berry Access protection and priority control in distributed queueing
US5193090A (en) * 1988-07-15 1993-03-09 Janusz Filipiak Access protection and priority control in distributed queueing
NL8802884A (nl) * 1988-11-22 1990-06-18 Philips Nv Werkwijze en stelsel voor het overdragen van gebufferde datapakketten via een communicatienetwerk.
DE68916242T2 (de) * 1989-08-16 1994-09-29 Hewlett Packard Co Kommunikationssystem.
US5271008A (en) * 1989-08-16 1993-12-14 Hewlett-Packard Company Unidirectional bus system using reset signal
US5155726A (en) * 1990-01-22 1992-10-13 Digital Equipment Corporation Station-to-station full duplex communication in a token ring local area network
JP2784080B2 (ja) 1990-05-09 1998-08-06 富士通株式会社 リングネットワーク及びその障害復旧方法並びにリングネットワークに用いられるノード
EP0517973A1 (en) * 1991-06-12 1992-12-16 Hewlett-Packard Company Dual bus communication system
US5731887A (en) * 1995-12-22 1998-03-24 Mci Communications Corporation System and method for photonic facility and line protection switching
US5777761A (en) * 1995-12-22 1998-07-07 Mci Communications Corporation System and method for photonic facility and line protection switching using wavelength translation
US5982747A (en) * 1995-12-28 1999-11-09 Dynarc Inc. Method for managing failures on dynamic synchronous transfer mode dual ring topologies
US6005694A (en) * 1995-12-28 1999-12-21 Mci Worldcom, Inc. Method and system for detecting optical faults within the optical domain of a fiber communication network
US6108338A (en) * 1995-12-28 2000-08-22 Dynarc Inc. Method and device for dynamic synchronous transfer mode in a dual ring topology
US6108113A (en) * 1995-12-29 2000-08-22 Mci Communications Corporation Method and system for transporting ancillary network data
US5884017A (en) * 1995-12-29 1999-03-16 Mci Communications Corporation Method and system for optical restoration tributary switching in a fiber network
US6285475B1 (en) 1995-12-29 2001-09-04 Mci Communications Corporation Method and system for detecting optical faults in a network fiber link
US5903370A (en) * 1996-06-28 1999-05-11 Mci Communications Corporation System for an optical domain
US6510141B1 (en) 1996-11-27 2003-01-21 Dynarc Inc. Dha Dynamic Network Architecture Inc. Link auto-configuration protocol specification topology
US20010015980A1 (en) * 1998-04-17 2001-08-23 Dynarc Inc. Dba Dynamic Network Architecture Inc. Mapping of dynamic synchronous transfer mode network onto an optical network
US6778561B1 (en) 2000-02-23 2004-08-17 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6999479B1 (en) 2000-02-23 2006-02-14 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6847644B1 (en) 2000-02-23 2005-01-25 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US6973084B1 (en) 2000-02-23 2005-12-06 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US7006525B1 (en) 2000-02-23 2006-02-28 Cypress Semiconductor Corp. Hybrid data transport scheme over optical networks
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US20020194363A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
US7254663B2 (en) * 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
DE102004042380A1 (de) * 2004-09-02 2006-03-09 Robert Bosch Gmbh Datenbus-Interface für ein Steuergerät und Steuergerät mit einem Datenbus-Interface
US7334070B2 (en) * 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
DE102004055330A1 (de) * 2004-11-16 2006-05-24 Bosch Rexroth Aktiengesellschaft Verfahren und Vorrichtung zum Betreiben eines Netzwerkes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1229149A (ja) * 1969-07-28 1971-04-21
US3851104A (en) * 1973-04-11 1974-11-26 Mitre Corp Digital communications system
US3904829A (en) * 1974-09-16 1975-09-09 Control Data Corp Demand driven multiplexing system
US4063220A (en) * 1975-03-31 1977-12-13 Xerox Corporation Multipoint data communication system with collision detection
JPS53107219A (en) * 1977-03-01 1978-09-19 Fujitsu Ltd Radio equipment
US4161786A (en) * 1978-02-27 1979-07-17 The Mitre Corporation Digital bus communications system
US4210780A (en) * 1978-03-27 1980-07-01 The Mitre Corporation Multiple access digital communications system
IT1118355B (it) * 1979-02-15 1986-02-24 Cselt Centro Studi Lab Telecom Sistema di interconnessione tra processori
US4383314A (en) * 1981-01-12 1983-05-10 Burroughs Corporation Circular access linkage loop configuration for system communication
NO147229C (no) * 1981-02-11 1983-03-02 Kverneland As Anordning ved hengsle, saerlig for jordbruksredskaper

Also Published As

Publication number Publication date
US4542502A (en) 1985-09-17
WO1985003183A1 (en) 1985-07-18
EP0147994A1 (en) 1985-07-10
JPH0779348B2 (ja) 1995-08-23
CA1216040A (en) 1986-12-30
DE3483312D1 (de) 1990-10-31
EP0147994B1 (en) 1990-09-26
EP0165979A1 (en) 1986-01-02

Similar Documents

Publication Publication Date Title
JPS60501932A (ja) 環状通信システムと同システムで用いる局装置および信号制御方法
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
US4943959A (en) Data packet switching
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
US20030154427A1 (en) Method for enforcing that the fail-silent property in a distributed computer system and distributor unit of such a system
JPH021665A (ja) 輻輳制御装置
US5208809A (en) Communication network node
JPS6022846A (ja) デ−タ通信システム及び装置
JPS5939942B2 (ja) デ−タ通信装置
JPS60148249A (ja) メツセ−ジ除去方法
US5703875A (en) Integrated control and data message network
JPS60501786A (ja) 高速回路交換システム
JPH0629986A (ja) ハイブリッドローカルエリアネットワークおよびデータメッセージ送信方法
US4839887A (en) Node apparatus for communication network having multi-conjunction architecture
US4815070A (en) Node apparatus for communication network having multi-conjunction architecture
JPS61224640A (ja) デ−タブロツク転送方式
JPS6111875A (ja) インタフェースシステムにおけるデータ伝送方法
JP2582585B2 (ja) 不定形通信網のノード装置
EP0461816B1 (en) Communication network node used for network interconnection
JPH01112847A (ja) リング型のローカルエリアネットワーク
WO1991013504A1 (en) Network interconnection apparatus
JP3086246B2 (ja) 通信網
JP2750314B2 (ja) 非バッファ式交換装置
SU1594550A1 (ru) Устройство дл сопр жени между абонентами
JPS6292637A (ja) 同報通信方法