JPS604983A - 画面クリア制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はグラフィックディスプレイノ画面クリア制御方
式に関する。

〔発明の技術的背景とその問題点〕

オフィスオートメーション技術の目覚しい進歩、そして
業務の多様化に伴ないオフィスにおいても図形処理のニ
ーズが高まってきている。

そしてその種類も初歩の描画機能から高度なウィンドビ
ューポート変換等を備えた高精細グラフィック装置まで
様々である。しかし、いずれにおいてもビットマツプメ
モリにイメージデータが収納されているか否かを検出す
る機構がない。

従がって有効表示画面をクリアする場合、イメージデー
タが収納されている場合には意味があるが、そうでない
時は無駄な操作を行なっている事になる。この無駄な操
作に費やす時間は相当なものであり、特にグラフィック
表示においてはその量も多く時間的に無視し得ないもの
で、システムのスループットに悪影響を及はしていたも
のである。このクリア操作が処理全体に占める割合は使
い方によっても異なるが２０〜３０係にのぼることもあ
る。

〔発明の目的〕

本発明は上記欠点に鑑みてなされたものであり、ビット
マツプメモリ上にイメージデータが存在するか否かを検
出する機構を新設することにより、クリア指令が発せら
れると従来無条件にクリアしていたものをクリア対象の
有居を認識し−Ｃからクリア操作を開始することにより
、無意味なりリア操作を省略し処理時間の有効利用をは
かった画面クリア制御方式を提供することを目的とする
〇 〔発明の概要〕 本発明は上記目的を達成するため、例えばＶＳＹＮＣ信
号により、１フレームの最初と終りを認識し、この間入
力されるビットシリアルなデータによりイメージデータ
存在の有無を検出する検出回路と、この検出回路出力を
保持するレジスコを制御部内に設けた。そして、プロセ
ッサよりクリア指令が到来すると、上記レジスタに保持
された内容を参照し、クリア操作を行なったり、あるい
はレジスタがクリア操作を不要とする（Ｗ報を保持して
いたとき、そのクリア操作を禁止する如くコントロール
する。

このことにより、熱意味なりリア操作がなくなるため、
システムのスルージットが向上する。

〔発明の実施例〕

以下、図面を使用して本発明実施例につき詳述する。

第１図は本発明全実現する装置の実施例を示すブロック
図である。図において、１ノはビットマツプメモリであ
る。ビットマツプメモリ１１はプロセッサユニット（図
示せず）によりデータが書込まれ、このデータは表示制
御部（図示せず）により表示のために読出される。

ビットマツプメモリ１１は上記ゾロ七ツナユニット／表
示制’ｉｌ！ａ部とは、データバス（Ｄ　Ａ　Ｔ　Ａ）
。

アドレスバス（Ａ：ｏＲ）、−Ｆしてコントロールライ
ン（ＣＯＮ　’ｒ　）を介して接続される。１２は並直
列変換回路（Ｐ／Ｓ）である。並直列変換回路１２はビ
ットマツプメモリ１１より得られるノ臂うレルデータを
外部よシ供給されるドツトクロック（ＣＬＫ）に従がい
、ビットシリアルなデータに変換する０該並直列変換回
路１２出力は、図示されないＣＲＴモニタへ供給される
と共に、ライン１０２を介してイメージデータ検出回路
１３にも供給される。

イメージデータ検出回路１３には、他に表示制御部より
、垂直同期信号（ＶＳＹＮＣ）、そしてプロセッサユニ
ットよりコントロールライン（Ｃ０ＮＴ　）を介して制
御情報が供給されている。イメージデータ検出回路１３
は上記Ｖ８ＹＮＣ信号によシ、１フレームの最初と最後
を検出し、その間、入力されるイメージデータ（Ｐ／Ｓ
に出力）の有無をチェックする０ここでチェックされた
結果は、レジスタ１４に保持される。レジスタ１４には
、他にプロセッサユニットより上記アドレスバス（ＡＤ
Ｒ）、コント四−゛ルライン（Ｃ０ＮＴ　）を介してア
ドレス情報及び制御情報が供給されている。該レジスタ
１４出力はライン１０４を介しプロセッサユニットよシ
参照される。

第２図は本発明の動作を示すタイミングチャートであり
、搏１図と同一番号あるいは同一記号の付されたタイミ
ング図は第１図のそれと同等の機能及び名称を持つもの
とする。

以下、本発明の動作につき詳述する。

イメージデータ検出回路１３には、並直列変換回路１２
を介してシリアルデータが、そして表示制御部よりＶＳ
ＹＮＣ信号が供給されている。

このＶ８ＹＮＣ信号により１フレームの最初と最後が認
識され、その間入力されるビットシリアルなデータによ
り１．イメージデータ存在の有無がチェックされる。こ
こで、イメージデータの存在し７ないことが検出される
とライン１０３を介してレジスタ１４にラッチされる信
号（クリアインヒビット）が有意となる。そして、クリ
アを行なう場合、付随する制御プログラムにより、太情
報をレジスタ１４より読出す０そのブヒめ、レジスタ１
４には、プロセッサユニットよりコントロール情報（Ｃ
０ＮＴ　）そしてアドレス情報（ＡＤＨ）が供給されて
いる。レジスタ１４の出力（クリアインヒビット信号）
はライン１０４及びデータバス（ＤＡＴＡ　）を介し制
御プログラム（７″ロセツサユニツト）に通知される。

ここで本情報が有意であることが認識されると制御プロ
グラムはクリア操作（ビットマップメそり１）にオール
゛０”を書込む）′（ｉ−行なわず、次のコマンドの処
理を行なう。

第２図に、本発明によね付加されるイメージデータ検出
回路１３の簡単な動作タイミングチャートが示されてい
る０図では、Ｖ８ＹＮＣの期間中、ビットマッシメモリ
ｌｌ上にイメージデータが存在しない場合、次の周期の
頭でライン１０Ｂを伝播する信号が有意しとなる。そし
て、プロセッサユニットより、ビットマツプメモリ１）
に対しデータ書込み時に供給されるＷＲＩＴＥパルスに
よりリセットされる。以上の一連の動作を繰返し行なう
ものである０ 尚、上記説明では、１７°レーンのグラフィックディス
プレイを実施例として述べてきたが、Ｒ−Ｇ−Ｂの３プ
レーンを保有するカラーグラフィックディスプレイにも
同様の方式にて応用することが出来、更に画面上にクリ
ップ指定がなされている場合も同様に対処できる。

〔発明の効果〕

以上説明の如く本発明によれば、レジスタに設定される
クリアインヒビットのための信号が有意となっているこ
とによりオール″０”の判断が出来るため、不要なりリ
ア操作を省略することが出来、従ってシステムのスルー
プットが向上する。

【図面の簡単な説明】

第１図は本発明を実現する装置の実施例を示すブロック
図、第２図は本発明の動作を示すタイミングチャートで
ある。 １１・・・ビットマツプメモリ、１２・・・並直列変換
回路、１３・・・イメージデータ検出回路、１４・・・
レジスタ。

Claims (1)

【特許請求の範囲】
1. イメージデータがビットマツプメモリ如収納され、これ
   をビットシリアルなデータに変換することで所望とする
   グラフィック情報を表示するグラフィックディスプレイ
   において任意期間入力されるシリアルデータによりイメ
   ージデータが存在するか否かをチェックするイメージデ
   ータ検出回路と、該検出回路出力であるイメージデータ
   の状態信号を保持するレジスタとを具備し、外部より、
   クリア指令を受信すると上記レジスタによりクリア対象
   の有無を認識し、クリア不要の情報を得ることにより無
   意味なりリア操作を禁止することを特徴とする画面クリ
   ア制御方式。