JPS6186789A

JPS6186789A - 表示装置

Info

Publication number: JPS6186789A
Application number: JP59208937A
Authority: JP
Inventors: 岡田　安人; 悟前田; 本木　和男; 泰野口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-10-04
Filing date: 1984-10-04
Publication date: 1986-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、テレテキストやビデオテックスなどの文字
画像表示システムにおける表示回路に関する。

〔従来の技術〕

テレビ文字多重放送でページが送信される場合、標準モ
ードでは、第２図Ａに示すように、その１ページが各フ
ィールドにおいて横２４８ドツト×縦２０４ドツトで構
成される。そして、そのページの１ドツトが表示メモリ
　（ビデオＲＡＭ）のｌピッ、　トに対応すると共に、
横方向の８ドツトが１バイトの表示データとされている
。また、そのビットが“１”のとき、対応するドツトは
表示され、“０”のとき表示されない、従って、表示メ
モリは、水平アドレスＡｘとして３１番地、垂直アドレ
スＡｙとして２０４番地が必要となる。

また、その表示メモリに対する表示回路の構成及び動作
は、次のように行われる。すなわち、同図Ｂ、Ｃにおい
て、ｐｈは水平同期パルス、ＩＩＡＤＨは表示用の水平
アドレス信号を示し、この水平ア゛ドレス信号■＾ＤＲ
は、水平表示期間よりも８ドット期間Ｔだけ前の時点か
らスタートして８ドツト期間Ｔごとに１番地づつインク
リメントされていく。

また、同図り、Ｅにおいて、Ｐｖは垂直同期パルス、Ｖ
ＡＤＲは表示用の垂直アドレス信号を示し、この垂直ア
ドレス信号ＶＡＤＲは、ｌ水平期間ごとに１番地づつイ
ンクリメントされていく。

そして、この水平アドレス信号ＨＡＤＨ及び垂直アドレ
ス信号ＶＡＤＲが表示メモリに供給されて期間Ｔごとに
対応するアドレスＡｍｎから表示データが１ハイドづつ
読み出され、この読み出された表示データが次の期間Ｔ
にシフトレジスタにより並列信号から直列信号に変換さ
れて受像管に供給され、従って、表示メモリのビットイ
メージでページの表示が行われる。

ところで、このような表示を行う場合、その表示された
パターンを見やすくするために、例えば特公昭５３−４
１０１６号公報において、スムージング（ラウンディン
グ）を行うことが考えられている。

このスムージングは、第３図に示すように、表示メモリ
のビットに対応する単位幅のドツトを単位ドツトＤｕと
すると（実線のラインは奇数フィールド期間の水平ライ
ン、破線のラインは偶数フィールド期間の水平ラインを
示す）、この単位ドラ）Ｄｕが斜めに２つ並んだとき、
これとは交差する方向に、単位ドラ）ＤｕのＡの幅のハ
ーフドツトＤｈを付加するものである。また、このハー
フドラ）Ｄｈの信号は、単位ドラ）Ｄｕの信号から形成
する。

従って、このスムージング処理を行う場合、垂直方向に
ついては、現在表示が行われているライン（垂直アドレ
スＡｙがｎ番地）の表示データと、１つ上のライン（Ａ
ｙ＝ｎ−１）の表示データとが必要であり、偶数フィー
ルド期間には、現在表示しているライン（Ａｙ＝ｎ）の
表示データと、１つ下のライン（Ａｙ＝ｎ＋１）の表示
データとが必要である。

このため、スムージング処理を行うときの表示メモリに
対する表示データのアクセスは、一般に第４図に示すよ
うに行われている。

すなわち、第４図はある１つの水平期間について不ずも
ので、Ｔｎは水平ブランキング期間を含む非表示期間、
Ｔｈは水平アドレス期間を示す。

そして、水平アドレスＡｘ　　（信号ＨＡＤＲ）は、水
平走査位置に対応して８ドツト期間Ｔごとに１番地づつ
インクリメントされるが、垂直アドレスＡｙ（信号ＶＡ
ＤＲ）は、期間Ｔのうち、前半の期間Ｔｆには、ｎ゛番
地後半の期間Ｔｂにはｎ番地とされる。ただし、ｎは現
在表示を行っているラインに対応した垂直アドレスＡｙ
　　（＝ｎ）　、ｎ’　は、ｎ”　＝ｎ−１・・・奇数
フィールド期間のときｎ″−ｎ＋１・・・偶数フィール
ド期間のときである。

従って、表示メモリ（２）からは、後半の期間Ｔｂに現
在表示しているライン（Ａｙ＝ｎ）の表示データ（以下
、［表示データＤＤＪと呼ぶ）が得られ、前半の期間Ｔ
ｆに１つ上または下のライン（Ａｙ＝ｎ−１またはＡｙ
＝ｎ＋１）の表示データ（以下、「比較データＤＲＪと
呼ぶ）が得られる。

そして、これらデータＤＤ、ＤＲが、第５図にも示すよ
うにシフトレジスタ（３Ｄ）、（３Ｒ）にロードされて
同時化され、その同時化されたデータＤＤ、ＤＲが処理
回路（４）においてスムージング処理されてハーフドツ
トＤｈを有する輝度信号がとり出され、これが受像管（
５）に供給される。なお、＋１１はＣＰＵ１６）は制御
回路である。

ところが、このようなスムージング処理では、期間Ｔｈ
には表示メモ１月２）は読み出しのために常に制御回路
（６）によりアドレスされているので、ＣＰＵ（１）が
表示メモリ（２）をアクセスできるのは、期間Ｔｎだけ
となってしまい、すなわち、ＣＰ　Ｕ　（１１の待ち時
間が大きくなってしまい、これではＣＰＵ　（１１の見
かけの処理速度や処理能力が低下したことになり、不都
合である。

もちろん、期間（Ｔｆ＋Ｔｂ）を期間Ｔよりも短くすれ
ば、残りの期間にＣＰ　Ｕ　（１）が表示メモリ（２）
をアクセスできるが、そのためには、きわめて高速の表
示メモ１月２）を必要とし、これは実現が困難であり、
実現できたとしても、きわめて西側になってしまう。

また、比較データＤＲを得るためには、垂直アドレス信
号ＶＡＤＲの示す垂直アドレスＡｙは、ｎ番地から１番
地ずれたｎ゛番地しなければならないと共に、その値ｎ
”　も奇数フィールド期間と偶数フィールド期間とでは
ずれの方向が異なるので、複雑なアドレス変換回路を必
要としてしまう。

そこで、特願昭５８−１２２９７号において、例えば第
６図に示すような表示回路が考えられている。

すなわち、メモリ（２）とシフトレジスタ（３Ｄ）、（
３Ｒ）との間のデータバスにスリーステートのゲート（
７）が設けられ、このゲート（７）とレジスタ（３Ｄ）
、（３Ｒ）との間のデータバスにバッファメモリ（８）
が接続されると共に、このメモ１月８）には水平アドレ
ス信号ＨＡＤＲが供給される。なお、このメモリ（８）
の容量は、メモリ（２）の１ライン分とされる。

また、第７図にポすように、垂直アドレス信号ＶＡＤＲ
の示ず垂直アドレスＡｙは、垂直走査位置に対応してｌ
水平走査ごとに１づつインクリメントされるが、１つの
水平アドレス期間Ｔｈにおいては不変とされる。さらに
、この垂直アドレスＡＶは、偶数フィールド期間には、
奇数フィールド期間よりも１水平期間だけ早い時点から
その値ｎのインクリメントがスタートし、従って、奇数
フィールド期間に値ｎとなる水平アドレス期間Ｔｈに対
応する偶数フィールド期間の水平アドレス期間Ｔｈには
、値（ｎ＋１＞とされる。

そして、期間ＴｈにおけるＡｘ　＝ｍの期間Ｔの後半の
期間Ｔｂには、メモ１月２）のＡｍｎ番地（Ａｘ＝ｍ、
Ａｙ　＝ｎ）の表示データが読み出され、この読み出さ
れた表示データが、ゲート（７）を通じて第８図に示す
ようにバッファメモ１月８）のｍ番地に書き込まれる。

従って、Ａｙ＝ｎの水平アドレス期間ＴｈにおけるＡｘ
−ｍの期間Ｔの終了時点では、同図に示すように、メモ
リ（８）の０〜ｍ番地には、メモ１月２）の表示データ
のうち、Ａｙ＝ｎでＡｘ”０〜ｍの表示データが書き込
まれ、メモリ（８）の（ｍ＋１）番地以降にはメモ曹月
２）のＡｙ＝（ｎ−１）でＡｘ＞ｍの表示データ（１ラ
イン上の表示データ）が残っていることになる。そして
、Ａｙ＝ｎの水平アドレス期間Ｔｈの終了時点では、メ
モリ（８）にはメモ１月２）のＡｙ＝ｎの表示データ（
１９４７分の表示データ）が書き込まれていることにな
る。

そして、奇数フィールド期間には、上述のように、Ａｙ
　＝ｎ、Ａｘ　＝ｍの期間Ｔの期間Ｔｂに、メモリ（２
）のＡｍｎ番地（Ａｘ　＝ｍ、Ａｙ　＝ｎ）から表示デ
ータが読み出されてメモリ（２）のｍ番地に書き込まれ
ると同時に、第７図Ａに示すように、その表示データが
シフトレジスタ（３Ｄ）にロードされ、次のＡｘ＝（ｍ
＋１）の期間Ｔの期間Ｔｆに、メモ１月８）の（ｍ＋１
）番地から表示データが読み出され、この表示データが
シフトレジスタ（３Ｒ）にロードされる。この場合、レ
ジスタ（３Ｄ）にロードされた表示データは、上述のよ
うにＡｙ＝ｎの表示データであるが、レジスタ（３Ｒ）
にロードされた表示データは、１ライン上のＡｙ−（ｎ
−１）の表示データである。従って、レジスタ（３Ｄ）
には表示データＤＤがロードされ、レジスタ（３Ｒ）に
は比較データＤＲが　。

ロードされたことになる。

そして、このレジスタ（３Ｄ）、（３Ｒ）のデータＤＤ
ＳＤＲが、処理回路（４）において従来の場合と同様に
スムージング処理され、ハーフドツトＤｈを有する輝度
信号が受像管（５）に供給される。

また、偶数フィールド期間には、第７図Ｂに示すように
、奇数フィールド期間と同様の処理が行われるが、この
偶数フィールド期間には、メモリ（２）から読み出され
た表示データはシフトレジスタ（３Ｒ）にロードされ、
メモ１月８）から読み出された表示データがレジスタ（
３Ｄ）にロードされる。

そして、この場合、偶数フィールド期間には、垂直アド
レスＡｙは奇数フィールド期間よりも１だけ大きく、偶
数フィールド期間の値ｎは奇数フィールド期間の値（ｎ
＋１）に対応するので、レジスタ（３Ｄ）、（３Ｒ）に
ロードされているＡｙ＝（ｎ−１）の表示データ及びＡ
ｙ＝ｎの表示データは、奇数フィールド期間におけるＡ
ｙ＝Ｈの表示データ及びＡｙ＝ｎ＋ｌの表示データに等
しい。すなわち、レジスタ（３Ｄ）、（３Ｒ）には、や
はり表示データＤＤ及び比較データＤＲがロードさたこ
とになる。

従って、処理回路（４）からはハーフドラ１−Ｄｈを有
する輝度信号が取り出されて受像管（５）に供給される
。

このように、期間Ｔの期間Ｔｂには表示メモリ（２）か
ら表示データを読み出し、期間Ｔｆにはバッファメモ１
月８）から表示データを読み出してスムージング処理が
行われる。

そして、この場合、期間Ｔの期間Ｔｆに、ゲート（７）
によりメモリ（２）はメモリ（８）及びレジスタ（３Ｄ
）、（３Ｒ）から切り離され、この期間ＴｆにＣＰ　Ｕ
　（１１のメモリ（２）のアクセスが許可される。

こうして、この表示回路においては、期間Ｔの期間Ｔｂ
には表示メモ１月２）から表示データを読み出し、期間
Ｔｆにはバッファメモ１月８）から表示データを読み出
してスムージング処理が行われるので、期間ＴｆにＣＰ
　Ｕ　（１）がメモリ（２）をアクセスすることができ
、従って、ＣＰ　Ｕ　（１）の待ち時間を大幅に少くで
きる。

また、メモ１月２）として特別に商速のものを必要とし
ないので、コストアンプとならない。

発明が解決しようとする問題点上述のように、１本の水平ラインは２４８ドツトであり
、その８ドツトが表示メモリ（２）の１つのアドレスに
８ビツトの表示データとしてストアされているので、一
般の表ボ時には、１本の水平ラインにつき３１ブロツク
（＝　２４８／８　）の処理を行うことになる。

しかし、横スクロール表示モードでは、１フイ一ルド期
間ごとに１ドツトづつ水平方向に移動するように表示が
行われるので、横スクロール表示のために、何も対策を
行わないと、ブロックの途中のデータ（ドツト）から表
示が行われることがあり、表示画面にちらつきを生じて
しまう。

このため、一般の表示回路においては、１水平ラインを
３２個のブロックとみなし、そのうちの２４８ドツトに
ついて表示を行うことにより、ちらつきのない横スクロ
ール表示を実現している。

しかし、上述の表示回路においては、各８ドツト期間Ｔ
ごとに、バッファメモ１月８）に対して表示データを読
み出すと共に、隣りの水平ラインの表示データを書き込
んでいるので、３２番目のブロックのデータは、隣りの
水平ラインのための最初のアクセスにより、その隣りの
水平ラインの表示データに書き換えられてしまい、従っ
て、横スクロールの表示内容は、おかしなものとなって
しまう。

〔問題点を解決するための手段〕

バッファメモリ（８）を有し、メモリ（２）からの表示
用のデータをバッファメモ１月８）に書き込むと共に、
このバッファメモリ（８）から１水平期間前に書き込ま
れた表示用のデータを時分割式に読み出し、この読み出
された表示用のデータと、書き込まれる表示用のデータ
とからスムージング処理を行うようにした表示装置にお
いて、バッファメモリの容量を６４バイトとし、横スク
ロール表示モード時には、バッファメモ１月８）の０〜
３１番地を使用して横スクロール表示を行うと共に、水
平表示領域外で、かつ、表示よりも前に３１番地がアク
セスされる期間を検出する検出回路（９）を設け、その
検出出力３３２をバッファメモリ（８）の上位アドレス
Ａ５に供給する。

〔作用〕

横スクロール表示モード時には、バッファメモ嘗月８）
の０〜３１番地が使用さ“れて横スクロール表示が行わ
れると共に、水平表示領域外で、かつ、表示よりも前に
３１番地がアクセスされる期間が検出され、この検出出
力Ｓ３２がバッファメモリ（８）の上位アドレスＡ５に
供給される。

〔実施例〕

第１図において、バッファメモ１月８）は容量が６４バ
イト（１バイトス６４番地）以上のもの、例えば６４バ
イトのものとされると共に、水平アドレス信号ＨＡＤＲ
がメモリ（８）の−ト位５ビットのアドレス端子ＡＯ”
Ａ４に供給される。また、検出回路（９）が設けられ、
この検出回路（９）において、第９図に不すように、水
平表示領域外で、かつ、表示よりも前に３２ブロツク目
がアクセスされる期間Ｔ１ずなわぢ、最初に３２ブロツ
ク目がアクセスされる８ドツト期間Ｔに“１″となる検
出信号Ｓ３２が取り出され、この信号Ｓ３２がメモ１月
８）の最上位のアドレス。

端子Ａ５に供給される。

なお、水平スクロールのための水平アドレス信号ＨＡＤ
Ｒは、従来と同様でよいので、説明は省略する。

このような構成によれば、通常の期間Ｔには、Ａ５　＝
″０”なので、メモリ（８）のＯ〜３１番地に表示デー
タがアクセスされ、従って、上述のようにしてスムージ
ング処理を行うことができる。

また、最初の３２ブロツク目がアクセスされる期間Ｔに
は、Ａｓ＝″１”なので、メモ１月８）の６３番地に表
示データがアクセスされ、３１番地にはアクセスされな
い。従って、スムージング処理時には、正しい表示デー
タを得ることができ、表示内容は正しいものとなる。

こうして、この発明によれば、横スクロール表示モード
の場合でも、正しくスムージング処理を行うことができ
る。また、メモ！月８）として本来の容量の２倍の６４
バイトを必要とするが、一般のメモリはさらに大容量で
あるからメモリ（８）として６４バイトを必要としても
何も問題はなく、従って、検出回路（９）を追加してア
ドレス端子Ａ５に接続するだけで横スクロール表示モー
ドにおけるスムージング処理を正しく実現できる。

なお、上述においては、メモ１月２）のパターンデータ
のビットイメージを受像管（５）に表示する場合である
が、メモリ（２）に表示用のデータとしてキャラクタコ
ードを書き込み、このキャラクタコートをキャラクタジ
ェネレータに供給して対応するキャラクタを表示する場
合には、そのキャラクタジェネレータを、ゲート（７）
と、メモ１月８）及びレジスタ（３Ｄ）、（３Ｒ）との
間のパスラインに設ければよい。

また、いずれのフィールド期間においても、メモリ（２
）からのパターンデータをレジスタ（３Ｄ）にロードし
、メモリ（８）からのパターンデータをレジスタ（３Ｒ
）にロードすると共に、奇数フィールド期間にはレジス
タ（３Ｄ）のパターンデータを表示データＤＤとみなし
、レジスタ（３Ｒ）のパターンデータを比較データＤＲ
とみなし、偶数フィールド期間には、レジスタ（３Ｄ）
のパターンデータを比較データＤＲとみなし、レジスタ
（３Ｒ）のパターンデータを表示データＤＤとみなして
スムージング処理を行ってもよい。

さらに、スムージング処理のフォーマットも、上述の例
に限らない。

発明の効果横スクロール表示モード時には、バッファメモ１月８）
のＯ〜３１番地が使用されて横スクロール表示が行われ
ると共に、水平表示領域外で、かつ、表示よりも前に３
１番地がアクセスされる期間が検出され、この検出出力
Ｓ１５がバッファメモ１月８）の上位アドレスＡ５に供
給されるので、横スクロール表示モードにおいても、正
しいスムージング処理を実現できる。

【図面の簡単な説明】

第１図はこの発明の一例の系統図、第２図〜第９図はそ
の説明のための図である。（１）はＣＰＵ、（２１は表示メモリ、（３Ｄ）、（３
Ｒ）はシフトレジスタ、（４）はスムージング処理回路
、（８）はバッファメモリ、（９）は検出回路である。

Claims

【特許請求の範囲】

バッファメモリを有し、メモリからの表示用のデータを
上記バッファメモリに書き込むと共に、このバッファメ
モリから１水平期間前に書き込まれた表示用のデータを
時分割式に読み出し、この読み出された表示用のデータ
と、上記書き込まれる表示用のデータとからスムージン
グ処理を行うようにした表示装置において、１水平ライ
ンの表示データ量をＮバイトとするとき、上記バッファ
メモリの容量を（Ｎ＋１）×２バイトとし、横スクロー
ル表示モード時には、上記バッファメモリの０〜（Ｎ＋
１）番地を使用して横スクロール表示を行うと共に、水
平表示領域外で、かつ、表示よりも前に上記（Ｎ＋１）
番地がアクセスされる期間を検出し、この検出出力を上
記バッファメモリの上位アドレスに供給するようにした
表示回路。