JPS59177590A

JPS59177590A - 表示回路

Info

Publication number: JPS59177590A
Application number: JP58053070A
Authority: JP
Inventors: 悟前田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-03-29
Filing date: 1983-03-29
Publication date: 1984-10-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、テレテキストやビデオテックスなどの文字
画像情報システムにおける表示回路に関する。

背景技術とその問題点文字画像情報システムにおける表示回路は、一般にビデ
オＲＡＭ方式が採られている０第１図は、そのビデオＲ
ＡＭに書き込まれている表示データを模型的に示すもの
で、各升目が表示データのビットに対応し、斜線をつけ
だ升目がｌ“のビット、つけない升目が”０゛のビット
である。

そして、このような表示データを、奇数フィールドと偶
数フィールドとで共通に使用して表示を行うので、表示
されたパターンは第２図に示すようになる。ただし、第
２図で実線（細線）は奇数フィールドの走査線、破線は
偶数フィールドの走査線を示す。

これが一般に行われている表示方法であるが、この表示
方法は、奇数フィールドと偶数フィールドとで同じ情報
をインターンース表示しているので、すなわち、奇数フ
ィールドと偶数フィールドとで同じ情報が１ラインずれ
て交互に表示されるので、表示にちらつきを生じてしま
い、非常に見ずらくなってしまう〇そこで、ノンインターレースにより表示を行い・ちらつ
きをなくすことが考えられている。

すなわち、第３図は一般のインターレースにおける表面
画面を簡略化して示し、（１）〜（ＩＸ）の数字は走査
線の番号であり、走査線（１）〜（Ｖ）が奇数フィール
ド期間に表示され、走査線（ｖト（Ｉｖ　）が偶数フィ
ールド期間に表示される。そして、上述のように、ビデ
オＲＡＭの表示データは、奇数フィールドと偶数フィー
ルドとで共通に使用されるので、例えば走査線（１）と
（■１）とで同じ表示内容となり、走査線（ｎ）と（ｖ
ｌｌ　）とで同じ表示内容となり、以下同様となる。

これに対し、垂直周波数は標準値（％　５９．９４Ｈ２
）とし、水平周波数を標準値の２倍（＝２Ｘ１５．７３
４ｋＨｚ）にして表示を行つと、そのラスタ（走査線）
は第４図に示すようになり、これは奇数フィールドでも
偶数フィールドでも同じである。すなわち、ノンインタ
ーレースの画面となる。

従って、第５図に示すように、インターレース画面（第
３図）の走査線（１）の表示内容を、ノンインターレー
ス画面（第４図）の走査線（１ン、（ＩＩ）Ｋ表示し、
インターレース画面の走査線（１１）の表示内容を、ノ
ンインターレース画面の走査線（ＩＩ＋　）　。

（＋ｖＨＣ表危し、以下同様にインターレース画面に１
水平期間に、２本の同じ内容の走査線（例えば（１）と
（ｎ））に表示すれば、ノンインターレースにより表示
が行われたことになり、その画面【ちらつきを生じ桑こ
とがない。

ととるが、このような方法で実際にノンインターレース
表示を行うと、見た目には同じものが３本の走査線にあ
るように見えることが判明した。

すなわち、第６図Ａは奇数フィールド期間における標準
の（インターレースの）輝度信号を示し、Ｐｈは水平同
期パルス、Ｐｖは垂直同期パルスである。また、第６図
Ｂは偶数フィールド期間における標準の輝度信号を示す
。そして、この第６図Ａ。

Ｂからも明らかなように、奇数フィールｙ期間の輝度信
号に対して偶数フィールド期間の輝度信号は、１／２水
千期間進んでいるので、第６図Ａに○印で示す表示デー
タと、第６図ＢＫＱ印で示す表示データとが、同一の表
示データである。

そして、上述の方法でノンインターレース表示を行う場
合には、ノンインターレース画面の水平周波数を標準の
２倍にするのであるから、そのノンインター、レース画
面のだめの水平同期パルスＷＨｄは、第６図Ｃ，Ｄに示
すようになる。ただし、第６図Ｃは奇数フィールド期間
におけるパルス而、第６図りは偶数フィールド期間にお
けるパルスＷＨｄを示すが、両者は同じである。

そして、上述のよう妬、インターレース画面の１水平期
間の表示データを、ノンインターレース画面の２水平期
間に繰り返えし表−示するのであるから、第６図Ａ、Ｂ
に○印で示した表示データは、第６図Ｃ、ＤＫｏ印で示
すように位置することになる。すなわち、奇数フィール
ド期間に対して偶数フィールド期間には、ノンインター
レース画面の１水平期間だけ位相が進んでしまう。そし
て、この第６図Ｃ，Ｄに示す信号によりノンインターレ
ース画面が表示されるのであるから、その画面力では、
１つの表示データ（Ｏ印ンが、連続する３本の走査線に
それぞれ表示されてしまう。従って、見た目には同じも
のが３本の走査線にあるように見えることになる。そし
て、これでは完全なノンインターレース表示とはいえな
い。

発明の目的この発明は、このような問題点を解決（７て完全なノン
インターレース表示を実現しようとするものである。

発明の概要このため、この発明においては、上述した第４図、第５
図の方法により表示を行なうと共に、このとき、受像管
の偏向回路に供給される垂直同期パルスを、水平同期パ
ルスによりクロック同期をとっておき、これ’ＩＣ′よ
り完全なノンインターレース表示を実現するようにしだ
ものである。

実施例まず、第７図により一般の（インターレース表示の）文
字放送受信機についてアウトラインを説明しよう。

第７図において、（１）は高周波同調回路から映像検波
回路までを含むチューナ回路、（２）は色復調などの処
理を行うビデオ回路、（３）はカラー受像管を示し、チ
ューナ回路（１）からのカラー映像信号がビデオ回路（
２）に供給されて三原色信号が取り出され、この信号が
受像管（３）に供給されて放送によるカラー画像が再生
される。

まだ、００）は文字放送によるカラー画像を再生するた
めのマイクロコンピュータを示し、α力は８ビット並列
処理のＣＰＵ、（１２）は文字放送によるカラー画像を
再生するだめのプログラムが書き込まれているＲＯＭ、
　Ｑ３１はワークエリア用のＲＡＭ〜０（イ）はアナロ
グ入力用のインターフェイス、０５）はＤＭＡ機能及び
ＣＲＴＣ機能などを有するディスプレイコントローラで
、これら回路０り〜０５）はシステムバス０６）を通じ
てｃ　Ｐ　Ｕ　（＋１１に接続されている。

さらに、面は文字放送の一画面分の容量を有するビデオ
ＲＡＭ、　Ｑ８）はアナログ出力用のインターフェイス
で、これらはコントローラ０５）に接続されている。才
だ、０９）は文字放送の選択などを行うキーボードで、
これはＣＰＵ（１υに接続されている。

そして、キーボードα９）により文字放送を選択すると
、これが割り込みによゆＣＰＵＱＩＩに知らされ、どの
文字放送を必要としているかがＲＡ　Ｍ　Ｑ３）にスト
アされる。

一方、チューナ回路（１）からのカラー映像信号がイン
ターフェイス０（イ）に供給されて垂直ブランキング期
間における文字放送信号が取り出され、この信号がイン
ターフェイス０４）に一度バツファされると共に、この
文字放送信号がバッファされたことが割り込みによりＣ
ＰＵ（１１）に知らされる。すると、インターフェイス
圓にバッファされている文字放送信号が、キーボードα
翅で選択したものの信号であるかどうかがＣＰＵＱＩＩ
によりチェックされ、キーボードα匂で選択したもので
ないときには無視されるが、キーボード０！］）で選択
したもののときにはそのバッファされている文字放送信
号がＣＰＵ（１υにより処理され、コントローラ０５）
を通じてビデオＲＡＭαηに書き込まれる。

こうして、キ］ウ一ド０９）で選択した文字放送の表示
データが、ＣＰＵＱＩ）によりＲＡＭＱ７１に順次書き
込まれる。

そして、このとき、コントローラ０９によりＲＡＭαη
の表示データが、垂直走査及び水平走査に同期して順次
読み出され、この読み出された表示データがインターフ
ェイス側により三原色信号Ｒ，Ｇ。

Ｂ及び輝度信号Ｙに変換される（信号Ｒ，Ｙのそれぞれ
は１ビツトで、全体としては４ピット並列である）。従
って、これら信号Ｒ−Ｙが、ビデオ回路（２）を通じて
受像管（３）に供給されれば、受像管（３）尾は文字放
送によるカラー画像がインターレース表示される。

そして、ノンインターレー３表示を行うだめ、インター
フェイス側とビデオ回路（２）との間の信号ラインに、
インターレースからノンインターレースへのコンバータ
（４）が設けられる。

このコンバータ（４）は、例えば第８図に示すよう圧構
成される。すなわち、第８図において、Ｑηはタイミン
グ信号形成回路を示し、この形成回路Ｑ］）にはビデオ
回路（２）において同期分離された垂直同期パルス匹及
び水平同期パルスｈが供給されてこれらに同期したパル
ス箇、諏、ＣＫ、ＷＣＫが形成される。この場合、パル
スＶｄ、ＷＨｄは、ノンインターレースお画面を表示す
るだめの垂直及び水平同期パルスであり、パルスＶｄは
標準の周波数のものであるが、パルスＷＥ（ｄは、ＰＬ
Ｌにより２逓倍され、上述のようにパルスｐｈの２倍の
周波数のパルスである０そして、これらパルスＶｄ。

ＷＨｄが偏向回路（図示せず）尾供給され、従って受像
管（３）には第４図に示すようにノンインターレースの
ラスタが形成される。

さらに、パルスＣＫは、回路Ｑ５）　、　０７＋　、　
ａ印において必要とされるクロックと同様のクロックで
、これはその１サイクルがインターレースによる表示画
面の１ドツト（１ビツト）に対応する。まだ、パルスＷ
ＣＫはパルスＣＫの２倍の周波数で所定の位相のクロッ
クである。

さらに、（２２Ａ）　、　（２２Ｂ）はそれぞれ信号Ｒ
，Ｙの１走査線分の記憶容量を有するメモリを示し、イ
ンターレース画面におけるある１つおきの水平期間には
メモリ（２２Ａ）にインターフェイス０８）がらの信号
Ｒ−Ｙが書き込まれると共に、メモ！Ｊ　（２２Ｂ）か
ら信号Ｒ−Ｙが読み出され、他の１つおきの水平期間に
は逆にメモ９　（２２Ａ）に対して信号Ｒ−Ｙの読み出
しが行われると共に、メモリ（２２Ｂ）に対して信号Ｒ
−Ｙの書き込みが行われる。すなわち、メモリ（２２Ａ
）　、　（２２Ｂ）は、インターレース画面における１
水平期間ごとに交互に、かつ、互いに逆の関係で、信号
Ｒ−Ｙの書き込み及び読み出しを行う。

このだめ、メモリ（２２Ａ）　、　（２２Ｂ）には、イ
ンターフェイスα樽からの信号Ｒ−Ｙが共通に供給され
、メモリ（２２Ａ）　、　（２２Ｂ）から信号Ｒ−Ｙが
交互に読み出されると、これはセレクタ国を通じてラッ
チ（イ）に一度ラッチされてからビデオ回路（２）に供
給される。

また、翰、（ハ）はアドレス信号の形成回路を示し、こ
れら形成回路（ハ）、（ハ）はカウンタなどにより構成
されているもので、形成回路Ｑｐにはカウントリセット
用及びカウント入力用としてパルスｐｈ及びクロックＣ
Ｋが供給されてメモリ（２２Ａ）　、　（２２Ｂ）の書
微込み用のアドレス信号ＡＤＷＲが形成され、形成回路
（ハ）には同様にパルスＷＨｄ及びクロックＷＣＫが供
給されてメモ！Ｊ　（２２Ａ）　、　（２２Ｂ）の読み
出し用のアドレス信号ＡＤＲＤが形成される。この場合
、第９図にも示すように、書き込み用アドレス信号ＡＤ
ＷＲは、信号Ｒ，Ｙに対応してインターレース画面にお
ける１ドツト（１ビツト）ごとにアドレスが変化するも
のであり、読み出し用アドレス信号ＡＤＲＤは、信号Ａ
ＤＷＲの２倍の速度で変化し、インターレース画面にお
ける１水平期間に同じアドレスを１水平期間づつ２度繰
り返えすものである。

そして、形成回路勾、（ハ）からのアドレス信号Ａ、Ｄ
ＷＲ，ＡＤＲＤはセレクタ（（２）、（至）に供給され
て選択され、その選択されたアドレス信号がメモリ（２
２Ａ）　、　（２２Ｂ）にそれぞれ供給される。

また、形成回路（ハ）とおいては、信号ＡＤＲＤの変化
する直前に位置するラッチパルスＬＣＨも形成され、こ
れはラッｙ−に）に供給される。

さらに、（ハ）はライト信号の形成回路、（イ）はリー
ド信号の形成回路を示し、これら形成回路（イ）、（ハ
）にはクロックＣＫが供給されて第９図Ａ、Ｂに示すよ
うに、インターレース画面における１ドツト（１ピツト
）の期間を１ｆイクルとして変化する第１のライト信号
ＷＲＸと、常に１”のレベルの第２のライト信号ＷＲＹ
と、常に“１゛°及び゛°０パのレベルの第１及び第２
のリード信号ＲＤＸ、　ＲＤＹとが形成される。そして
、これら信号ＷＲＸＳＷＲＹ及びＲＤＸ、ＲＤＹがセレ
クタ（ト）及び■により選択され、その選択された信号
がメモＪ　（２２Ａ）　、（２２Ｂ）にそれぞれ供給さ
れる。

また、（イ）はインターレース画面における奇数番目の
走査線と偶数番目の走査線とを判別するだめのフリップ
フロップを示し、これはＴフリップフロップの接続とさ
れると共に、パルスＰｖＳＰｈがクリア入力及びＴ入力
として供給されて１水平期間ごとに反転する互いに逆相
の矩形波パルスＳＬＣ。

訂テが取り出される。そして、このパルスＳＬＣ。

ＳＬＣがセレクタ（３り〜（３６）に制御信号として供
給され、セレクタｃ１２）〜邸）はインターレース画面
の１水平期間ごとに切り換えられる。

このような構成によれば、メモリ（２２Ａ）　、　（２
２Ｂ）への書き込み時のタイミングは第９図Ａに示すよ
うになり、読み出し時のタイミングは第９図Ｂに示すよ
うになってノンインターレース用の信号Ｒ〜Ｙが得られ
る。

すなわち、インターレース画面におけるある１つおきの
水平期間には、例えｇｓＬｃ＝”１“、ＳＬＣ；′０′
１となり、信号ＡＤＷＲがセレクタ儲を通じてメモ９　
（２２Ａ）に供給されると共に、信号ＷＲＸ、　ＲＤＸ
がセレクタ（至）、Ｃ％ｉ！を通じてメモリ（２２Ａ）
に供給され、従って、インターフェイスα印からの信号
Ｒ〜Ｙ０１水平期間がメモ９　（２２Ａ）に順次書き込
まれていく。

まだ、この水平期間には、信号ＡＤＲＤがセレクタはを
通じてメモリ（２２Ｂ）に供給されると共に、信号ＷＲ
Ｙ％ＲＤＹがセレクタ（ト）、■１通じてメモリ（２２
Ｂ）に供給され、従って、メモリ（２２Ｂ）に書き込ま
れている信号Ｒ，Ｙが順次読み出される。ただし、この
場合、アドレス信号ＡＤＲＤは、書き込み用のアドレス
信号ＡＤＷＲの２倍の速度で変化し、インタ−１７−ス
画面における１水平期間に同じアドレスを去水平期間づ
つ２度繰り返えしているので、イン２ターレース画面における１水平期間に、この１水平期間
分の信号Ｒ−Ｙが、インターレース画面に対して２倍の
速度で、かつ、２度繰り返えして読み出される。例えば
、メモリ（２２Ｂ）にインターレース画面（第３図）の
走査線（ＩＩＩ）の信号Ｒ−Ｙが書き込まれているとす
れば、次の走査線（１■）の水平期間の前半の期間に、
その走査線（ＩＩＩ　）の信号Ｒ〜Ｙが読み出され、後
半の期間にもその走査線（ＩＩＩ）の信号Ｒ−Ｙがもう
一度読み出される。

そして、このメモリ（２２Ｂ）から読み出された信号Ｒ
−Ｙがセレクタ□□□及びラッチ（ロ）を通じてビデオ
回路（２）に供給されるので、受像管（３）には第５図
に示すように、例えば走査線（ＩＩＩ）　、　（ｌｖ）
にインターレース画面の走査線（ＩＩＩ）のドツトが表
示される（正しくは、１ライン分ずれる）。

一方、残る１つおきの水平期間には、５ＬＣ＝″０″、
ＳＬＣ，＝”１″となるので、メモリ（２２Ａ）　？　
（２２Ｂ）の書き込み及び読み出しが逆になって同様に
次の走査線、例えば走査線（Ｖ）　ｌ　（Ｖｌ）が表示
される。

従って、受像管（３）には、第５図に示すようにノンイ
ンターレースの文字放送画像が表示される。

ただし、以上の構成だけでは、第６図Ａ−Ｄにおいて説
明したように同じ表示データが３本の走査線に表示され
、完全なノンインターレース表示とはいえない。

そこで、この発明においては、さらに、ノンインターレ
ース表示用の垂直同期パルスＶｄが、第１０図に示す回
路により形成される。

すなわち、本来の垂直同期パルスＰｖがＤフリップフロ
ップ（４υにＤ入力として供給されると共に、本来の水
平同期パルスＰｈがクロック入力として供給され、その
Ｑ出力がノンインターレース表示用の垂直同期パルスＶ
ｄとして取り出される。

このようにすると、フリップフロップ（４υに供給され
るパルスＰｈ、Ｐｖは、ビデオ回路（２）において同期
分離されたものであるから、パルスＰｈは第６図Ｅ、Ｆ
に示すように（第６Ｅは奇数フィールド期間のパルスｐ
ｈ、第６図Ｆは偶数フィールド期間のパルスＰｈを示す
）、垂直帰線期間にも得同期し、位相が互いに１水平期
間ずれたパルスであり、また、パルスＰｖは、第６図Ｇ
に示すように奇数フィールド期間でも偶数フィールド期
間でも同じ位相である（逆に言えば、第６図は、奇数フ
ィールド期間のパルスＰｖと、偶数フィールド期間のパ
ルスＰｖとが同相となるように図示したときの波形図で
ある）。

そして、このようなパルスＰｈ　、　Ｐｖが７リツプフ
ロツプ１１）に供給されてパルスＰｖはパルスＰｈによ
りクロック同期がとられるので、その出力であるパルス
ＷＨｄは、奇数フィールド期間には第６図Ｈに示すよう
になり、偶数フィールド期間には第６図■に示すように
なり、奇数フィールド期間に対して偶数フィールド期間
にはノンインターレース画面における１水平期間だけ位
相が進む。

そして、この第６図Ｈ，Ｉに示す垂直同期パルスＶｄ、
Ｖｄにより受像管（３）の、垂直偏向が行われると共に
、このとき、表示データは第６図Ｃ，Ｄの○印の位置に
ある。従って、奇数フィールド期間でも偶数フィールド
期間でも、垂直同期ノくルスＶｄに対する表示データ（
○印）の位置は同じなので、１つの表示データが３つの
走査線に表示されることがなく、完全なノンインターレ
ース表示となる。

こうして、この発明によれば、完全なノンインターレー
スの画面を表示できる。

しかも、この場合、既存のインターフェイス玉とビデオ
回路（２）との間の信号ラインにコン／（−タ臨を設け
ればよく、ビ９デオＲＡＭ（１ηとして高速のものを必
要としないと共に、周辺回路の高速化も必要としない。

まだ、メモ９　（２２Ａ）、（２２Ｂ）は２倍の速度で
読み出しを行っているが、時分割処理による書き込みは
行っていないので、メモｖ　（２２Ａ）　＋（２２Ｂ）
はビデオＲＡＭ（１ηと同程度のアクセスタイムのもの
でよいと共に、容量も小さくてよい。従って、実用的な
コストでノンインターレースの画面を実現できる。

さらに、コンバータ（イ）は単独の構成であり、既存の
回路（１）〜ＱＯＩに追加するだけで、ノンインターレ
ースの画面を実現でき、既存の回路（１）〜（１０１の
）１−ドウエアやソフトウェアの変更が不要である。

また、国内、国外に関係なく、信号ＣＫ、ＷＣＫ。

Ｖｄ、ＷＨｄの周波数を変更するだけで使用できる。

さらに、コンバータ（４））をバイパスさせると共に、
水平偏向を標準の周波数に戻すだけで、通常のインター
レースによる放送画面と文字放送画面との同時表示も支
障なく行うことができる。

甘た、ＣＰＵ圓がビデオＲＡＭ（１３１をアクセスする
期間が減少しないので、ＣＰ　Ｕ　Ｑｌｌの見かけの処
理速度や処理能力の低下がない。

なお、上述において、メモリ（２２Ａ）　、　＜２２Ｂ
）にアクセスされる信号Ｒ−Ｙのそれぞれをパラレル信
号とすれば、メモリ（２２Ａ）　、　（２２Ｂ）として
アクセスタイムの遅いものを使用できる。まだ、メモリ
（２２Ａ）　、　（２２Ｂ）のアクセスタイムに余裕が
あるときには、メモｖ　（２２Ａ）、（２２Ｂ）をいず
れか一方として信号Ｒ−Ｙの書き込み及び読み出しを時
分割処理により行うこともできる。

発明の効果完全なノンインク、−レース表示を実現できる。

【図面の簡単な説明】

第１図〜第７図、第９図はこの発明を説明するだめの図
、第８図、第１０図はこの発明の一例」の系統図である
。（１）はチューナ回路、（２）はビデオ回路、（１０１
はマイコン、■はコンＩく一タテアル。

Claims

【特許請求の範囲】

テレテキストやビデオテックスなどの文字画像情報シス
テムの表示装置においで、インターンーヌの表示データ
に関連して得られる水平同期パルスを２逓倍し、この２
逓倍した水平同期パルスを受像管の偏向回路に供給し、
上記表示データを上記受・像管の表、示画面における１
水平期間ごとに上記受像管に供給すると共忙、上記表示
データに関連して得られる垂直同期パルスを、上記表示
データに関連して得られる水平同期パルスによりクロッ
ク同期させ、このクロック同期した垂直同期パルスを上
記受像管の偏向回路に供給して上記表′示データを上記
受像管にノンインターレース表示するようにした表示回
ｊ路。