JPS5827191A - キヤラクタ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 例工はマイクロコンピュータにおいて、文字、数字、記
号などのキャラクタを表示するには、一般に第１図に示
すようなビデオＲＡＭ方式が採られている。

すなわち、第１図如おいて、ビデオ）ｔ　Ａ　Ｍ　［１
１からデータ（キャラクタコード）が読み出され、この
データがキャラクタジェネレータ（２）に供給されて対
応するキャラクタのパターンとなる信号が取り出され、
この信号がシフトレジスタ（３）Ｋ供給されて並列信号
から直列信号に変換され、この直列信号がＣＲＴディス
プレイｆ４１に供給されてスクリーン上にキャラクタが
表示される。

そして、このような表示を行う場合、その表示きれたキ
ャラクタを見やすくするため、例えば英国特許第１５１
５５０６号公報において、ラウンディングを行うことが
考えられている。

すなわち、第２図はキャラクタジェネレータ（２）に書
き込まれている文字「ＡＪの原パターンの一例を模型的
に示すもので、この原パターンは例えば５×７ドツトの
ドツトマトリックスにより構成されている。

また、第３図はＣ几Ｔディスプレイ（４）のスクリーン
に表示された文字ｒＡＪを示す。ただし、うランディン
グは行われていない。そして、　Ｌｌ〜Ｌ１４は走査線
を示し、破線図示の走査線Ｌ２ｍ＋１は奇数フィールド
期間に形成され、実線図示の走査線Ｌ２ｍは偶数フィー
ルド期間に形成される。また、Ｄｕは基本となる大きさ
のドツト（輝点）を示し、キャラクタジェネレータ（２
）の出力（第２図）が奇数フィールド期間及び偶数フィ
ールド期間の両方忙使用されるので、図のような表示パ
ターンとなる。

これに対して、ラウンディングが行われたときには、文
字ｒＡＪは第４図のように表示され、本来のドラ）　Ｄ
ｕの１／２の幅のハーフドツトＤｈが付加される。従っ
て、第３図のラウンディング前の文字「Ａ」に比べて滑
らかになり、見やすくなる。

そして、このラウンディングを行うとき、単位ドラ）　
Ｄｕに対するノ１−７ドツトＤｈの組み合わせは、基本
的に第５図に示す２通りだけであり、全てのキャラクタ
について第５図に示す組み合わせでハーフドラ）　Ｄｈ
が付加される。すなわち、単位ドラ）　Ｄｕが斜めに２
つ並んだとき、これとは交差する方向に２つのハーフド
ラ）　Ｄｈが付加される。

ところが、このようにラウンディングを行うと、第６図
に示すように（この図ではドツトは７×７゜以下同様）
キャラクタが例えば句点「。」や文字「は」、「ぬ」の
とき、その表示パターンは第７図に示すようになり、句
点［。Ｊでは、四方に単位ドラ）　Ｄｕがあるので、中
央の空白部分はハーフドツトＤｈでふさがれてしまう。

壕だ、文字「ば」、「ぬ」では、空白部分がふさがれず
に１／４の大きさとなるが、む几Ｔディスプレイ（４）
として家庭用のテレビ受像機を使用するときには、解像
度が低いので、やはり空白部分はふさがって見える。

そして、仁のようた、本来、空白であるべき部分がハー
フドラ）　Ｄｈでふさがれたり、小さくなったりすると
、キャラクタとして見ニ＜＜なってしまう。

この発明は、このような問題点を解決しようとするもの
である。

以下その一例について説明しよう。

第８図において、（２Ｄは表示データ用のキャラクタジ
ェネレータを示し、とれは第１図におけるキャラクタジ
ェネレータ（２）と同じもので、上述したように例えば
５×７ドツトの原パターンを有する。

そして、キャラクタジェネレータ（２１１には、ビデオ
ＲＡＭ（図示せず）からキヤツジ・タコードＣＨＲが上
位アドレスとして供給されるととにより、このコードＣ
ＨＲに対応した源パターンが選択されると共に、行信号
ＤＢＳが下位アドレスとして供給されることにより、そ
の選択された原パターンのどの行であるかが指定され、
従って、これら信号ＣＨＲ，ＤＢＳにより目的とするキ
ャラクタのデータが１行分５ビツトずつ順次取り出され
る。

また、　（２２＋は参照データ用のキャラクタジェネレ
ータを示し、とれはキャラクタジェネレータ（２１Ｊと
同じもので、やはりキャラクタコードＣＨＲが上位アド
レスとして供給されるが、下位アドレスとしては別の行
信号Ｒ４ｔ８が供給される。この行信号ＲＲ８は、奇数
フィールド期間には、行信号ＤＢＳが指定している原パ
ターンの行よりも１つ上の行を指定し、偶数フィールド
期間には、行信号ＤＢＳが指定している行よりも１つ下
の行を指定する信号である。

さらに、０１）は６ビツトの表示データ用のシフトレジ
スタを示す。このレジスタｃ３］）は第１図のレジスタ
（３）に対応するもので、その下位５ピツ）　Ｄ。

〜Ｄ４にキャラクタジェネレータロ）の出方データが供
給されると共に、水平走査速度に対応した周期のパルス
ＣＬＫがシフトクロックとして供給され、レジスタ０１
）のデータは最上位ビット方向にシフトされる。なお、
この場合、パルスＣＬＫ１７）１周期が単位ドラ）　Ｄ
ｕの水平方向の幅に対応するが、パルスＣＬＫは前半の
半周期は“１”、後半の半周期は′０″になるものとす
る。

また、Ｅは６ビツトの参照データ用のシフトレジスタを
示し、その下位５ビツト几０〜Ｒ４にキャラクタジェネ
レータ（２２１の出力データが供給されると共に、パル
スＣＬＫがシフトパルスとして供給され、レジスタ国の
データは最上位ビット方向へとシフトされる。

ソシて、レジスタ０υのビットＤ４の出力がオア回路６
υを通じ、さらに後述するアンド回路６りを通じてＣＲ
Ｔディスプレイ（４）に供給される。従って、この状態
では、ディスプレイ（４）には例えば第３図に示すよう
にラウンディングの行われていないキャラクタが表示さ
れる。

さらに、レジスタＧυのビットＤ５の出力と、レジスタ
Ｃ３３のビット几４の出力と、パルスＣＬＫがアンド回
路（至）に供給されると共に、レジスタＣ３々のビット
Ｒｓの出力がアンド回路（へ）に反転入力として供給さ
れ、そのアンド出力Ｐｆがオア回路臼に供給される。ま
た、レジスタ６υのビットＤ３と、レジスタ＠のビット
Ｒ４と、パルスＣＬＫの反転したパルスＣＬ　Ｋとがア
ンド回路５４１に供給されると共に、レジスタＱのピッ
）　Ｒ３がアンド回路５４１に反転入力として供給され
、そのアンド出力Ｐｂがオア回路５Ｕに供給される。

また、ＶジスタＣＩＩＪのビットＤ３．Ｄ５がナンド回
路（５■に供給されると共に、レジスタＣ３１Ｊのビッ
トＤ４がナンド回路ｅ；５１の反転入力に供給され、そ
のナンド出力Ｐｉがアンド回路５２にハーフドツトＩＴ
ｈの禁止信号として供給される。

このような構成によれば、信号１）ｆ、ｌ）ｂ、Ｐｉは
、Ｐｆ　＝　Ｄ５４５ｅｋＬ４６　ＣＬＫｐｂ　＝　Ｄ
３ｈｌｉ４＠比３＊ｃＬＫＰｉ＝Ｄ３・Ｄ４・Ｄｈ となる。そして、簡単のため、ピッ）　Ｄ３〜Ｄ５にか
かわらずＰｉ　＝″′１”とすれば、信号１）ｆ、Ｐｂ
がオア回路５Ｂ及びアンド回路も２を通じてディスプレ
イ（４）に供給され、この信号ｐｆ、ｐｂにより第９１
９Ａ。

Ｂに示すようにハーフドツトが表示される。すなわち、
第９図Ａ、Ｈにおいて、１つの升目は単位ドラ）　Ｄｕ
に対応し、斜線のある升目は表示された単位ドラ）Ｄｕ
（レベル”１′″）、　斜Ｈのｔｘい升目は表示されな
い単位ドラ）　Ｄｕ　（レベル１０”）を示す。また、
奇数フィールド期間には、現在表示が行われている行と
、その上の行とにハーフドラ）　Ｄｈが表示されるので
、奇数フィールド期間にしま第９図人となり、偶数フィ
ールド期間には、現在表示が行われている行と、その下
の行とによりハーフドツトＤｈが表示されるので、偶数
フィールド期間には９ＩＣ９図Ｂとなる。そして、信号
Ｐｈ　、　ＰｂによりハーフドツトＤｈ　（斜線をつけ
た１７２幅の升目）が表示される。

従って、ｐｉ＝：”ｌ″とすれば、第９図Ａ、Ｂに示す
ように、ハーフドツトＤｈが表示されてラウンディング
が行われる。ただし、これは第５図と同じであり、第７
図に示すようにラウンディング過多となることがある。

しかし、この発明においては、信号Ｐｉが上式のように
形成されると共に、この信号Ｐ！によりオア回路ＣＰＵ
の出力が制御されているので、第９図Ｃに示すように、
単位ドラ）　Ｄｕで左右を狭まれ、かつ、その中央に単
位ドツトＤｕがないときには、その中央の位置のハーフ
ドラ）　Ｄｈが禁止される。

従って、この発明によれば、句点「。」や文字「は」、
「ぬ」は第１０図に示すように表示され、すなわち、中
央の空白部分がふさがれたり、小さくなることがない。

こうして、この発明によれば、ラウンディングによりキ
ャラクタを見やすくできると共に、必要以上のラウンデ
ィングによりキャラクタが見にくくなることを防止でき
る。

しかも、そのためには、従来の構成に若干の回路を追加
するだけでよい。

第１１図に示す例においては、ナンド回路（ト）。

ｔ５ηから信号Ｐｉｆ、Ｐｉｂ Ｐｉｆ　＝　Ｄ３＠Ｒ３ Ｐｉｂ　＝　Ｄｓ・几５ が取り出され、これら信号Ｐｉ　ｆ、Ｐｉｂがアンド回
路５３１　、６４１に供給される場合であり、この場合
には、例えば第１２図に示すように表示される。

また、第１３図に示す例において、Ｃ３は第２の参照デ
ータ用のキャラクタジェネレータを示し、これはキャラ
クタジェネレータａｎ　、　（２ｚと同じもので、やは
りキャラクタコードＣＨＲが上位アドレスとしで（給さ
れるが、下位アドレスとしては、行信号Ｄ　Ｂ　Ｓが指
定している行を中心とし行信号Ｒ１’ＬＳが指定してい
る行とは反対側の行を指定する行信号ＯＲ，８が供給さ
れる。さらに、６ビツトの第２の参照データ用のシフト
レジスタ曽が設ｆｆられ、その下位５ビツトＯＯ〜０４
にキャラクタジェネレータ（２３１の出力データが供給
されると共に、パルスＣＬＫがシフトパルスとして供給
される。

そして、ナンド回路側から禁止信号ＰｉＰｉ＝Ｄａ・Ｄ
４・Ｄ５・Ｒ４・０４ が取り出されてアンド回路６つに供給される。

従って、この例においては、単位ドラ）　ＤＬＩで上下
左右を囲まれ、かつ、その中央に単位ドツトＤｕがない
ときには、ハーフドツトＤｈが禁止され、例えば第１４
図に示すように表示される。

また、第１５図に示す例においては、 Ｐｉ　ｆ　＝　Ｄ３ＪＬ３・０３１１０４Ｐ歪ｂ＝Ｄｓ
・ｋＬ５・０４・０５ Ｄ フトレジスタである。

とされ、従って、例えば第１６図に示すように表示され
る。

さらに、第１７図に示す例においては、Ｐｉｆ＝Ｄ５・
（Ｒ５＋　Ｏｓ）・０４ｐｔｂ　＝　Ｄ３・（損＋０３
）・（）４とされ、従って、例えば第１８図に示すよう
に表示される。

なお、上述において、キャラクタジェネレータ（ｉ２　
、　（２：（＋を設ける代わりに、これらの出力データ
をキャラクタジェネレータ圓から時分割式に得てもよい
。また、この発明は、キャプテンシステムや文字放送シ
ステムなどにも適用できる。

【図面の簡単な説明】

第１図〜第７図、第９図、第１０図、第１２図、第１４
図、第１６図、第１８図はこの発明を説明するための図
、第８図、第１１図、第１３図、第１５図、第１７図は
この発明の一例の系統図である。 Ｃ１１−（２３１はキャラクタジェネレータ、０１）〜
關ｋｔ　シ２ 第６図 第７図

Claims (1)

【特許請求の範囲】
1. メモリからのデータをキャラクタジェネレータに供給し
   て上記データに対応したキャラクタのパターンとなる並
   列信号を得、この並列信号をシフトレジスタに供給して
   直列信号に変換し、この直列信号ＹＣＲＴディスプレイ
   に供給してこのＣＲＴディスプレイのスクリーン上にド
   ツトにより上記キャラクタを表示するようにした表示装
   置において、上記並列信号に基づいて上記ドツトよりも
   幅の狭いドラトラ上記ドツトに隣接して表示すると共に
   、現在の定食位置から見てその周囲のドツト位置に対応
   する信号成分から、上記幅の狭いドツトの表示を禁止す
   るようにしたキャラクタ表示装置。