JPS58184993A

JPS58184993A - ビデオ信号発生システム

Info

Publication number: JPS58184993A
Application number: JP58058812A
Authority: JP
Inventors: アトラフ・ラ−マン
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1982-04-05
Filing date: 1983-04-05
Publication date: 1983-10-28
Also published as: EP0091363A2; US4420770A; EP0091363A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）この発明は、ビデオ信号発生システムに関し、より詳細
には、操作者によって選択されたビデオ特性を付与され
たビデオパターンを出現するビデオ信号を発生するシス
テムに関する。

（背景技術）近年、ビデオ信号発生装置は非常に複雑になってきてお
り、現在では、それ自体で使用でき、あるいは例えばキ
ー人力されるプログラムビデオと結合して使用できる、
操作者によって制御される種々の形式のグラフィック表
示を発生する装置を含むようになった。最近のビデオグ
ラフィック発生装置は、背景２文字、記号、その他の絵
画的な表示や配列を、操作者が選択する大きさ、形状。

および色で発生する能力を持っている。装置にそのよう
な複雑な能力を持たせることが明らかに有利であるにも
拘らず、複雑さの増大に伴なってコストが上昇するため
に、そのような高能力の装置の潜在的な使用者の数に限
度がある。

上述のようなビデオ信号発生装置において特に要求され
る特徴は、操作者により大きさ、位置および色を選択さ
れたビデオ背景を柔軟性をもって発生させる能力を持つ
ことである。背景の最も普通の形状は矩形であシ、これ
は、例えば色の付いた背景としての１つまたは２つ以上
の帯形または箱形で、この背景の上にテレビジョンのタ
イトルや他のグラフィックな情報が重ねられる。まだ、
１つまたは２つ以上の矩形の背景領域を組み合わせて、
種々の形式のグラフィック表示を得ることができる。

（発明の開示）この発明の目的は、操作が柔軟で多能であり、製造や操
作が比較的安価であるディジタルビデオ背景発生システ
ムを提供することにある。また、この発明の別の目的は
、標準ＮＴＳＣテレビジョン方式などの各フレームが飛
越しフィールドにより構成されるシステムにおいて使用
された場合に、復雑さとコストとを最少にするビデオ信
号発生システムを提供することにある。

この発明は、ビデオ背景を経済的、効率的かつ柔軟性を
もって発生させる技術に対する要請に答えるものである
。この発明は、垂直同期信号、水・Ｖ同ＫＡ（Ａ号およ
びクロック信号を発生する手段をｒ（むビデオ信号発生
装置に関連させて使用する場ｒ↑に適用できる。この発
明のビデオ信号発生装置によれば、操作者により選択さ
れたビデオ特性が付与されたビデオフ９ターンを出現す
るビデオ信号を発生する。ここで「ビデオ特性」とは、
ビデオ信号の輝度特性や色彩特性などの制御可能な特性
をぎうものとする。１つの垂直ビットメモリが与えられ
、この垂直ビットメモリは複数の垂直エンティティメモ
リ（エンティティ：　ｅｎｔｉｔｙ　：実在。

実ａの意）を有し、各垂直エンティティメモリは１　’
・。

１つのビデオフレームの各走査ライ、ン毎に１つのメモ
リビットを持つ。１つの水平ビットメモリがＬ）えられ
、この水平ビットメモリは複数の水平エンティティメモ
リを有し、各水平エンティティメモリは１つのビデオフ
レームの各基本的水平基準位置毎に１つのメモリビット
を持つ。垂直アドレス発生器は水平同期信号に応答して
、ビデオフレームの走査線を計数し、垂直エンティティ
メモリに並列にアクセスするために使用される垂直エン
ティティメモリアドレスを発生する０水平アドレス発生
器はクロック信号に応答して、水平エンティティメモリ
に並列にアクセスするために使用される水平エンティテ
ィメモリアドレスを発生する。

操作者により選択された１つまたは２つ以上のビデオ背
景エンティティに対する操作者により選択されたビデオ
パターンの対角線上に相対する隅の点を規定する、操作
者によシ選択された水平座標と垂直座標の２値表示を、
水平エンティティメモリと垂直エンティティメモリに記
入する手段が設けられる。複数の垂直始動／停止検出器
が設けられ、その検出器のそれぞ１れが垂直エンティテ
ィメモリのそれぞれの出力に応答する。複数の水平始動
／停止検出器が設けられ、その検出器のそれぞれカ水平
エンティティメモリのそれぞれの出力に応答する。複数
の一致検出器が設けられ、各検出器は各ビデオ背景エン
ティティに対応し、かつそのビデオ前景エンティティに
対する垂直始動／停止検出器と水平始動／停止検出器か
らの一致出力の関数として、それぞれのビデオ背喰エン
ティティに対する出力を発生する。優先度エンコーダが
一致検出器の出力に応答して、所定の時間にオンとなる
優先度の最も高いビデオ背緻エンティティを指定する出
力を発生する。エンティティ特性ルックアップテーブル
が優先度エンコーダの出カニ応答して、各ビデオ背景エ
ンティティに関連してそのエンティティ特性ルックアッ
プテーブルに予め記憶されている特性を持つビデオ表示
出力信号を発生させる。

この発明の実施例では、ビデオの１フレームは株数の飛
越しフィールドを含み、さらに、フィールド１隙正論理
手段が設けられ、このフィールド修ｆ−ａ−理手段は、
垂直アドレス発生器に関連して動１１シて、現在走査さ
れていないフィールドの隣接する走査線に対応する垂直
エンティティメモリアドレスを一時的に発生するように
、走査線６１数を一時的に変更する。本実施例では、フ
ィールド修正論理手段は、そのフィールド修正論理手段
によシ垂直エンティティメモリアドレスを隣接する走査
線に対応させる時に、垂直エンティティメモリからの、
走査中のフィールドの走査線に対する出力、および他の
フィールドの隣接する走査線に対する出力をサンプリン
グするように、垂直始動／停止検出器を選択的に可能に
する手段を含む。従って、フィールド修正論理手段は、
選択されたパターンを奇数走査線および偶数走査線（す
なわち、いずれかのビデオフィールド）のいずれにおい
ても開始させ、および奇数走査線および偶数走査線のい
ずれにおいても終了させることのできる柔軟性を付与す
る。

（発明を実施するための最良の形態）以下、この発明の実施例を図面を参照して説明する０第１図は、操作者によシ選択されたビデオ特性を付与さ
れた矩形のビデオパターンを発生させる、この発明の一
実施例によるビデオ信号発生システムのブロック図であ
る。この発明のシステムは、典型的には、例えばテレビ
ジョン放送器やビデオ映画製作装置などにおいて、典型
的に使用されるプレビジョン方式のビデオ信号を発生す
るだめの全体設備に関連させて使用される。垂直同期信
号と水平同期信号と駆動クロ、り信号とを含む従来通り
のビデオタイミング信号に結合して、通常のグロダラム
ビデオが図示しない手段によって従来通り作成されるも
のとする。また本実施？すでは、１つのフレームが２つ
の飛越しフィールドで構成されるＮＴＳＣビデオ方式を
列として使用するが、この発明は他のビデオ形式に対し
ても適用できることは理解されよう。第１図に示す基本
的なピクセルクロック（ｐｉｘｅｌ　ｃｌｏｃｋ）　１
３０は、システムの基本的な水平方向の画素を規定する
速度で動作するが、あるいはピクセルク・ロックは基本
的な１’ｌ４．、、、、ｊ・ビデオシステムの一部であってもよい。さらに、キーボ
ード、モニタ、カーソル制御、グラフィックデイノタイ
ザ（ｇｒａｐｈｉｃａｌ　ｄｉｇｉｔｉｚｅｒ　）　（
いずれも図示しない）等の公知の操作者入力装置も通常
通り使用される。

図示の実施例では、水平ビットメモリ１１０と垂直ビッ
トメモリ２１０が用いられる。水平ビットメモリ１１０
は１６個の１０２４Ｘ１の水平エンティティメモリを含
み、１個の水平エンティティメモリが１つのビデオ背景
エンティティに対応し、本実施例では合計１６のビデオ
背景エンティティがある。各ビデオ背景エンティティの
ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ　
）は１０２４の１ビツトメモリスロツト（ｍｅｍｏｒｙ
　５ｌｏｔ　）を有し、各ビットすなワチ各メモリスロ
ットのアドレスは１０ビツトの２値アドレスである。付
加的な４ビツトが、１６のビデオ背景エンティティの特
定の１つを選択するために使用される。

垂直ビットメモリ２１０は１６個の５１２Ｘ１の垂直エ
ンティティ“）５．メモリを含み、同様に、１個の垂直
エンティティメモリが１つのビデオ背景エンティティに
対応する。各ビデオ背景エンティティのＲＡＭは５１２
の１ビツトメモリスロツトを有し、各ビットすなわち各
メモリスロットのアドレスは９ビツトの２値アドレスで
規定される。同様に、付加的な４ビツトが、１６のビデ
オ背景エンティティの特定の１つを選択するために使用
される。

水平ビットメモリ１１０と垂直ビットメモリ２１０への
ロードは典型的には垂直帰線消去期間中に行われるが、
このロードの間に、特定のビデオ背景エンティティ（す
なわち、第１番から第１６番までの１６のビデオ背景エ
ンティティのうちの１つ）がキーボード（図示しない）
を介して操作者により選択される。また操作者は、発生
させようとする矩形のビデオ背景エンティティの対角線
上の隅の点のｈ座標とし座標を選択する。この座標も同
じく典型的にはキーボードまたはカーソル発生器（図示
しない）を介して選択され、キーボードを介して、また
はカーノルを使用して、操作者が選択する座標を入力す
るために使用する座標選択のサブシステムは周知であり
、この発明の特徴ではない。ビデオグラフィックシステ
ムにおいて帰線消去期間中にロードすることは、例えば
米国特許第３．７４０．７４３号明細書の記載が参照さ
れる。（ビデオ背景エンティティのビデオ特性の選択も
、以下に説明するように、典型的には操作者によυ同時
に行われる。）第１図の実施例において、ビデオ背景エンティティ番号
（以下、「エンティティ番号」と略称する。）のラベル
を付された４ビツトにより、操作者により選択されたエ
ンティティ番号が表示され、「ｈ座標」のラベルを付さ
れた１０ビツトにより、操作者により選択されたビデオ
背景エンティティの隅の点のｈ座標が表示される。「Ｖ
座標」のラベルを付された９ビツトにより、操作者によ
り選択されたビデオ背景エンティティの隅の点のＶ座標
が表示される。水平ビットメモリ１１０と垂直ビットメ
モリ２１０をロードする時に、選択された水平エンティ
ティメモリまたは垂直エンティティメモリの選択された
メモリスロットがアクセスされ、記入（または、場合に
よっては削除）しようとする特定の矩形の背景領域の隅
の点のｈ座標とＶ座標を示す「１」が記入（まだは削除
）される。これは、記入しようとするビデオ背歌の対角
線上に相対する隅の点に対応するメモリ位置に１−１」
を記憶させることにより行われる。ビデオフレームが実
動している間は、水平ビットメモリ＋１０と垂直ビット
メモリ２１０のメモリス０７トが連続してアクセスされ
、メモリの内容が読み出される。

水平ビットメモリ１１０においては、ある特定の瞬間に
アクセスされるアドレスは、ピクセルクロック１３０か
らのクロ゛ツク・ぐルスを計数する１０ビ、、）の水平
位置カウンタ１２０によって決定される。各走査線の最
初で水平位置カウンタ１２０は水平同期信号から得られ
る信号Ｈによシリセットされ、続いて、ピクセルクロッ
ク１３０からのクロックパルスを計数し始める。従って
、水・Ｖ位置カウンタ１２０の出力は、・□ビデオラス
ク疋汗の瞬間的な水平位置を表わすＯから１０２３まで
の間の１つの数値となる。上述したように、水イビット
メモリ１１０の水平エンティティメモリのそれぞれは、
１０２４のアドレスのそれぞれによって表わされる１０
２４のメモリスロットを持つ（すなわち、１つのメモリ
スロットは合計１０２４の水平方向の画素の１つ１つに
対応する）。

水平位置カウンタ１２０の出力は、１６の水平エンティ
ティメモリの全部に並列にアクセスするように使用され
る。言い換えれば、水平位置カウンタ１２０から特定の
アドレスが出力されると、そのアドレスは水平ビットメ
モリ１１０の個々の水平エンティティメモリのそれぞれ
にアクセスされる。９１Ｊえば、水平位置カウンタ１２
０の１０ビツトの出力が「ＯＯ”０ＯＯＯＩ１００Ｊ’
（１０進法で１２）である場合は、水平ビットメモリ１
１０の各水平エンティティメモリの１２に相当するメモ
リスロットがアクセスされ、その内容が読み出される。

ビデオフレームが実動している間はミ垂直ビットメモリ
２１０もまだ羊の垂直エンティティメモリの個々の全て
が並列にアクセスされる。しかしその場合に、発生する
アドレスはビデオラスク走査の現在の走査線番号に対応
する。特に、８ピツトのラインカウンタ２２０が垂直帰
線消去信号■によってリセットされ、フィールド修正論
理回路３００を介して水平同期信号Ｈから得られる信号
によりカウントアツプされる。従って、ラインカウンタ
２２０の出力は、各ビデオフィールド毎の最大２５６本
の可視の走査線のいずれかを表わす８ビツトの信号とな
る。ラインカウンタ２２０の出力はフィールド修正論理
回路３００に接続され、このフィールド修正論理回路３
００は入力として、水平同期信号と、現在出現している
ビデオフィールドが奇数番目か偶数番目かを示す２値の
奇数／偶数信号を受信する。フィールド修正論理回路３
００の出力は５１２のアドレスのうちの１つを表わす９
ビツトの走査線アドレスで、すなわち、奇数フィールド
および偶数フィールドのそれぞれについて、フィールド
毎に２５６本の走査線がある。この９ピツトのアドレス
は、各垂直エンティティメモリにおける現在の走査線に
対応するアドレスを持つメモリスロットに並列にアクセ
スするように使用される。この発明の特徴として、フィ
ールド修正論理回路３００は、以下に詳細に説明するよ
うな特別の方法で機能する。しかし、この個処における
説明としては、フィールド１６正論理回路３００の出力
によって、垂直ビットメモリ２１０の全ての垂直エンテ
ィティメモリの適当なメモリスロットへアクセスするた
めに使用される９ヒ゛ツトの走査線アドレスが発生され
ることを述べれば充分である。

第１番ないし第１６番の水平エンティティメモリの出力
はそれぞれトグル型のフリップフロップ１０１〜１１６
に接続され、第１番ないし第１６番の垂直エンティティ
メモリの出力はそれぞれトグル型のフリップフロップ２
０１〜２１６に接続される。フリッグフロッｆ２０１〜
２１６は垂直帰線消去信号によって、フリップフロップ
１０１〜１１６は水平同期信号によって、共にｒＯＪの
初期論理状態を生ずるようにリセットされる。フリップ
フロップ１０１〜１１６はピクセルクロック１３０から
のクロックツ母ルスによって、フリツノフロップ２０１
〜２１６はフィールド修正論理回路３００（後述する。

）からのクロック信号によって、それぞれサンプリング
可能となる。フリップフロップ１０１と２０１（これら
はそれぞれ第１番水平エンティティメモリと第１番垂直
エンティティメモリの各出力を受信する。）はＡＮＤゲ
ート４０１に接続される。同じようにして、同じエンテ
ィテイ番号の水平エンティティメモリと垂直エンティテ
ィメモリに関連するフリップフロップの各対が、所定の
ビデオ背景エンティティのＡＮＤデートの各入力に接続
され、従って、１６個のＡＮＤゲート４０１〜４１６が
設けられる。１６個のＡＮＤデート４０１〜４１６の全
出力は優先度エンコーダ４５０に受信される。この優先
度エンコーダは例えば２つのカスケードのテキサス・イ
ンストルメント社製４７４１４８型工ンコーダ回路でよ
い。優先度エンコーダ４５０の出力は、優先度エンコー
ダ４５０へ入力きしる最高優先度の番号を表わす４ビツ
トの２値化号である。付加的な１つのビットは、ビデオ
背景エンティティが全てオフ、すなわちＡＮＤダート４
０１〜４１６の出力が全て「０」である状態を指示する
ために使用できる。

特性ルックアップテーブル（または特性ルックアップメ
モリ）５００は、ライン５００Ａ上に読み出される１６
ビツトの単語を予め記憶しているＲＡＭで構成すること
が好ましい。本実施例では、特性ルックアップテーブル
５００は１６のメモリ位置を含み、各メモリ位置は色ビ
デオ出力を表わす１６ビツトの情報を含む。１６ビツト
の情報は、赤色ビデオ成分を示す４ビ、トと、緑色ビデ
オ成分を示す４ピツＦと、青色ビデオ成分を示す４ビツ
トと、キーレベルを表わす４ビツトである。特に、操作
者によりまたはメモリからビデオ背景エンティティの情
報をロードする際、記入された各ビデオ背景エンティテ
ィに対して選択されたビデオ特性を表わす１６ビ、トが
、そのビデオ背景エンティティのアト、レスに記憶され
る。１つのビデオ背景エンティティについてビデオ特性
をロードすることは、典型的には、操作者によって選択
されたビデオ特性（これは、水平ビットメモリ１１０と
垂直ビットメモリ２１０に関連して前述した。）を付与
された背景領域を規定する、選択された座標をロードす
ることに関連して実行される。赤色。

緑色および青色の各ビデオ成分を表わすビットはそれぞ
れＤ／Ａ変換器（ディフタル／アナログ変換器）５１０
，５２０，５３０に接続され、キーレベルを表わすビッ
トはＤ／Ａ変換器５４０に接続される。Ｄ／Ａ変換器５
１０．５２０．５３０の出力はそれぞれ公知のＲＢＧエ
ンコーダ５５０に接続され、このＲＢＧエンコーダ５５
０の出力は、公知のノンアディテ（ブキーヤ−（ｎｏｎ
−ａｄｄｉＮｖｅ　ｋｅｙｅｒ）６００の背景ビデオ入
力端子に接続されるビデオ信号５５０Ａである。ノンア
ディティブキーヤ−６００の池の入力端子には、前景ビ
デオ入力が印加される。Ｄ／Ａ変換器５４０の出力は、
ノンアディティブキーヤ−６００のキー入力端子に印加
される。動作においては、優先度の最も高いビデオ背景
エンティティのキーレベル特性と色彩特性（ビデオフレ
ームの特定の画素またはビクセルにおける）は、ノンア
ディティブキーヤ−６００に入力されて、出力ビデオ中
に出現させようとする背景の面積と形式とを制御する。

第２図は、第１図の実施例の動作を示し、１つのエンテ
ィティ（例えば第１番エンティティ）が、座標ｈｌｖ１
とｈ２　ｖ２とを持つ対角線上に相対する隅の点（頂点
）を持つ矩形領域５を規定し、優先度のより高いもう１
つのエンティティ（例えば第２番エンティティ）が、座
標ｈ３　Ｖ３とｈ４　Ｖ４とを持つ対角線上に相対する
隅の点を持矩形領域６を規定している状態を示す（ここ
で、ｈとＶはそれぞれ水平方向および垂直方向の基準変
数である）。

この２つのエンティティがビデオ信号発生システムにロ
ードされると、それらのエンティティの番号がそれらの
特性（例えば色やキー状態）を示す符号と並んで記入さ
れ、第１番水平エンティティメモリのアドレスｈ、とｈ
２、第２番水平エンティティメモリのアドレスｈ３とｂ
４、第１番垂直エンティティメモリのアドレスＶｌ　　
とｖ２、および第２番垂直エンティティメモリのアドレ
スｖ３とｖ４に「１」が記入される。従って本実施例で
は、フリップフロラ！１０１が、各走査線について水平
基準位置り、でオンになり、かつ各走査線について水平
基準位置ｈ２でオフになり、さらにフリ、プフロッゾ１
０２が、各走査線について水モ基準位置ｈ３でオンにな
り、かつ各走査線について水平基準位置ｈ４でオフにな
ることがわかるであろう。さらに、フリップフロップ２
０１が走存線ｖ１でオンに走査線ｖ２でオフになり、フ
リ７プフロツプ２０２が走査線■３でオンに走査線ｖ４
でオフになる。従って、第１番エンティティのＡＮＤゲ
ートが、矩形領域５が走査されている時間中にオンとな
る出力を発生し、第２番エンティティのＡＮＤケ゛−）
４０２が、矩形領域６が走査されている時間中にオンと
なる出力を発生することが理解されよう。第１番エンテ
ィティのＡＮＤゲート４０１の出力のみがオンでおる時
間中（すなわち領域５Ａと５Ｂ）は、優先度、１・・工
１．ンコーダ４５０は第１番エンティティの符号を示す
出力を発生し、％けルックアップテーブル５００は、記
憶された矩形領域５のビデオ特性を示す出力を発生する
。

第２番エンティティのＡＮＤデート４１２の出力のみが
オンである時間中（すなわち領域６Ａと６Ｂ）は、優先
度エンコーダ４５０は第２番エンティティの符号を示す
出力を発生し、特性ルックアップテーブル５００は、記
憶された矩形領域６のビデオ特性を示す出力を発生する
。重なり合う領域６Ｃを走査する時間中は、第１番エン
ティティのＡＮＤゲート４０１と第２番エンティティの
ＡＮＤケ８−ト４０２の双方の出力がオンになる。この
時間中は、優先度エンコーダ４５０は実動している高い
方のエンティティ（今の場合は第２番エンティティを選
択し、かつその実動している高い方の第２番エンティテ
ィの符号を示す出力を発生し、これにより重なシ合う領
域６Ｃに、記憶された矩形領域６のビデオ特性を与える
。同様の動作が、水平ビットメモリ１１０および垂直ビ
ットメモリ２１０に記入され１゛た３つ以上の矩形のビ
デオ背景エンティティの状態に対しても適用できること
は、容易にわかるであろう。

第１図に関する前述の説明では、フィールド修正論理回
路３００の動作は詳細に説明しなかったが、このフィー
ルド修正論理回路；３００はフィールド飛越しビデオと
関連して使用される。背景領域は、奇数フィールド走査
線または偶数フィールド走査線のいずれかの最初または
最後に発生させることが望ましい。（例えば全ての背景
領域を奇数フィールドの最初または最後に発生させるこ
とにより、上記のような柔軟性を持たせられない場合は
、実施はより容易になるが、しかし垂直方向の選択性は
半分に削減される。）しかし、そのような場合には、ビ
ット表示がオンかオフか（このビット表示によシ始動／
停止フリッゾフ口、プ２０１〜２１６が制御される）の
判定が、その時に走査されていないフィールドにおいて
発生するような手段を設けることが必要である。フィー
ルド修正論理回路３００は、走査されていないフィール
ドを確認するだめに使用され、この確認は各走査線の水
平帰線中に行われる。

第３図はフィールド修正論理回路３００のブロック図を
示す。第３図において、Ｄフリップフロップ３１１は基
本ビクセルクロックからそのクロック入力でクロックパ
ルスを受信し、水平同期信号の反転信号をその制御入力
で受信する。フリップ７０ツゾ３１１の出力端子はもう
１つのＤフリラグフロップ３１２０制御入力端子に接続
され、Ｄフリップフロップ３１２のクロック入力端子は
基本クロックを受信する。また、フリップフロップ３１
１の出力は、２つの排他的ＯＲゲート３１５と３１６の
それぞれの入力となる。排他的ＯＲゲート３１５の他の
入力端子には、フィールド表示ビット（特に奇数フィー
ルドの反転の表示）が印加される。排他的ＯＲゲート３
１６のもう１つの入力は、フリップフロップ３１２の出
力である。

排他的ＯＲゲート３１５の出力は、垂直ビットメモリ１
１０に接続されるアドレスを最低限意味するビットであ
る。また、この排他的ＯＲゲート３１５の出力はインバ
ータ３１７により反転されて、走査線アドレスを発生さ
せるだめのラインカラ／り２２０ヘクロツクとして接続
される。排他的ＯＲゲート３１６の出力はフリップ７０
ッゾ２０１〜２１６のクロック入力端子に接続される。

第４図Ａ、Ｂは、第３図のフィールド修正論理回路３０
０の動作を理解するだめの、走査線の最初における第３
図の種々の点の典型的な波形を示す。第４図Ａは奇数フ
ィールド中の信号タイミングを示し、第４図Ｂは偶数フ
ィールド中の信号タイミングを示す。両図において、波
形の左側のカッコ内の数字は、第３図の回路３００にお
いてその波形が現われる点を示す。

第４図Ａに示す奇数フィールドタイミングに関しては、
最上部に基本ピクセルクロック波形が示され、その下は
「奇数」信号の反転信号で、図ではローである（これは
、奇数フィールド状態として想定されているためである
）。３番目の信号は、各走査線の最初に発生する水平同
期信号Ｈの反転信号である。（走査線の最初で）水平同
期信号の反転信号がローになると、次め、；：ピクセル
クロックの立上りエツジで信号（１）と信号（３）がロ
ーになり、＋１Ｑ（４）が・・イになる。信号（４）は
垂直ビットメモリ２１０に最小限でアドレスビットを意
味するものとして印加され、本実施例では出力「１」は
偶数フィールドを示す。ラインカウンタ２２０はこの時
は未だインクリメントされていないが、このインクリメ
ントは反転信号（４）の立上りエツジで瞬間的に行われ
る。従って、この状態の効果は、ラインカウンタ２２０
の走査線計数出力が、現在実動しているフレームの奇数
走査線の背後のそのフレームの１つ前の走査線に現在あ
るということである。すなわち、ラインカウンタ２２０
の走査線計数出力が、１つ前の偶数走査線計数の「背後
」にセットされている。そして、その次のクロック・ぞ
ルスの立上りエツジによって信号（２）がローになり、
信号（３）（すなわち、排他的ＯＲゲート３１６の出力
）がノ・イになり、第１図の始動／停止フリツゾフロッ
！２０１〜２１６によるサンプリングが行われる。この
ようにして、フリツプフロツプは、現在の奇数走査線の
４背後の偶数走査線中に存在する全てのビデオ背景エン
ティティのビットを受信する。

水平同期信号の最後において、その次のり町り・Ｐルス
の立Ｆリエッノによシ信号（１）がハイになり、これに
より絖いて信号（３）をローにし、信号（４）をローに
する。信号（４）がローになると、ライ／カウンタ２２
０をインクリメントするだめのインバータ：３１７の出
力が立上シエッノとなる。従って、走査線計数はその最
少限の意味のビットを含めて、現在の奇数走査線を適正
に反映する状態にスイッチされることになる。次のクロ
ックパルスの立上りエツジにより信号（２）がハイにな
り、従って、サンプリング信号（３）もハイになると、
フリップフａ７ゾ２０１〜２１６が再びサンプリングさ
れる。

以上を要約すると、奇数フィールド中は、垂直ビットメ
モリ２１０の情報が所定の走査線についてサン７°リン
グされる前に、フィールド修正論理回路３００が偶数フ
ィールドにおける前の走査線をサンプリングする。

第４図Ｂの波形に関連して示される偶数フィールド中は
、［奇数］信号（すなわち、第３図の排他的ＯＲゲート
３１５の入力）の反転信号がハイであり、これにより、
第３図のフィールド修正論理回路の動作に違いが生じる
。特に、この場合の結果は、水平同期信号の反転信号が
ローになった後の次に発生する基本クロック・やルスの
立しリエッノにより、ラインカウンタ２２０がインクリ
メントされる（信号（４））。また、信号（４）がロー
になると、最少限の意味を持つビットが奇数フィールド
走査線を示すことを意味する。従って、次の基本クロッ
クパルスの立上りエツジにより、信号（３）がハイにな
り、第１図のフリラグフロップ２０１〜２１６によシサ
ンプリングが行われる。この状帖において、情報がす／
シリングされる走査線は後続の奇数走査線である。次に
、水平同期信号の最後で、その反転信号がハイになり、
それにより信号（１）と（４）がハイになり、信号（３
）がローになる。信号（４）がハイになることは、（信
号（４）である最小限ノ意味のビットを含む）ラインカ
ウンタ２２０の出力が、現在の偶数走査線を示すことで
ある。続いて、再び次の基本クロックツ４ルスの立上り
エツジにより信号（３）がハイになり、この結果フリツ
プフロツプによるサンプリングが行われる。従って、フ
ィールド修正論理回路は、現在走査されていない対とな
る奇数フィールドと偶数フィールドの隣啜する走査線に
対する各垂直エンティティメモリにおけるビットのサン
ノリフグを行なうように動作することがわかる。

【図面の簡単な説明】

第１図はこの発明のビデオ信号発生システムの一実施例
を示すブロック図、第２図はこの発明のビデオ信号発生
システムにより発生されるパターンを示す図、第３図は
第１図のフィールド修正論理回路のブロック図、第４図
（４）および（Ｂ）は第３図の各部における信号波形を
示すタイムチャートである。５．６　・矩形領域、１０１〜１１６・・・フリップフ
ロップ、１１０・・・水平エンティティメモリ、１２０
・・・水平位置カウンタ、１３０・・ピクセルクロック
、２０１〜２１６・・・フリップ７０ツブ”、′１２１
０・・・垂直エンティティメモリ、２２０・・・ライン
カウンタ、３００・・フィールド修正論理回路、４０１
〜４１６・・・ＡＮＤケ°−ト、４５０・・・優先度エ
ンコーダ、５００・・・特性ルックアップテーブル、Ｈ
・・・水平同期信号、■・・・垂直帰線消去信号。特許出願人トムソンーセーエスエフ特許出願代理人弁理士　　山　本　恵　− □゛、

Claims

【特許請求の範囲】

（１）垂直同期信号と水平同期信号とクロック信号を発
生する手段を有するビデオ信号発生装置と共に使用され
、操作者によって選択されたビデオ特性を付与されたビ
デオ・母ターンを出現するビデオ信号を発生するシステ
ムにおいて、複数の垂直エンティティメモリを含み、該垂直エンティ
ティメモリのそれぞれがビデオフレームの各走査線に対
するメモリビットを有する垂直ピッ　　ト　メ　モ　リ
　と　　：複数の水平エンティティメモリを含み、該水平エンティ
ティメモリのそれぞれがビデオフレームの各基本的水平
基準位置に対するメモリビットを有する水平ビットメモ
リと；ビデオフレームの走査線を計数し、かつ前記垂直エンテ
ィティメモリに並列に接近するために使用される垂直エ
ンティティメモリアドレスを発生させるための垂直アド
レス発生器と；前記クロック信号に応答して、前記水平、エンティティ
メモリに並列に接近するために使用される水平エンティ
ティメモリアドレスを発生させるだめの水平アドレス発
生器と；操作者によシ選択された１つ以上のビデオ背景エンティ
ティに対して操作者により選択されたビデオパターンの
対角線上で相対する隅の点を規定する、操作者により選
択された水平座標および垂直座標の２値表示を、前記水
平エンティティメモリおよび前記垂直エンティティメモ
リのそれぞれに記入する手段と；前記垂直エンティティメモリのそれぞれの出力に応答す
る複数の垂直始動／停止検出器と；前記水平エンティテ
ィメモリのそれぞれの出力に応答する複数の水平始動／
停止検出器と；ビデオ背景エンティティに対する前記垂
直始動／停止検出器および前記水平始動／停止検出器か
らの一致出力の関数として、各ビデオ背景エンティティ
に対して出力を発生する、各ビデオ背景工ンティティに
ついて１個ずつの、複数の一致検出器と；該一致検出器の出力に応答して、所定の時刻にオンとな
る優先度の最も高いビデオ背景エンティティを指定する
出力を発生させる優先度エンコーダと：該優先度エンコーダの出力に応答して、各ビデオ背景エ
ンティティに関連して特性ルックアップテーブルに予め
記憶されているビデオ特性を持つビデオ表示信号を発生
させる特性ルックアワブチ−プルとを有することを特徴
とするビデオ信号発生７ステム。
（２）　　ビデオ信号発生装置がさらに、ビデオ表示信
号とプログラムビデオを結合させるだめのキ一手段を含
む特許請求の範囲第１項記載のビデオ信号発生システム
。
（３）垂直始動／停止検出Ｗ　＆、水平始動／停止検出
器がフリップフロップを含み、一致検出器がＡＮＤケ゛
−トを含む特許請求の範囲第１項記載のビデオ信号発生
／ステム。
（４）垂直始動／停止検出器と水平始動／停止検出器が
フリップフロップを含み、一致検出器がＡＮＤダートを
含む特許請求の範囲第２項記載のビデオ信号発生システ
ム。
（５）　　ヒデオフレームが飛越しビデオフィールドを
含み、ビデオ信号発生システムがさらに、垂直アドレス
発生器に応答して、現在走査されていないフィールドに
おける隣接する走査線に対応する垂直エンティティメモ
リアドレスを一時的に発生させるように、走査線計数を
一時的に変更するだめのフィールド修正論理手段を含む
特許請求の範囲第１項または第２項または第４項記載の
ビデオ信号発生システム。
（６）　　フィールド修正論理手段が、該フィールド修
正論理手段が垂直エンティティメモリアドレスを隣接す
る走査線に対応させた時に、垂直始動／停止検出器をし
て、□、・、垂直エンティティメモリから、走査されて
いるフィールドの走査線に対する出力と他のフィールド
の前記隣接する走査線に対する出力とを選択的にサンプ
リングさせる手段を含む％許請求の範囲第５項記載のビ
デオ信号発生／ステム。