JPS6043843A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6043843A JPS6043843A JP15132283A JP15132283A JPS6043843A JP S6043843 A JPS6043843 A JP S6043843A JP 15132283 A JP15132283 A JP 15132283A JP 15132283 A JP15132283 A JP 15132283A JP S6043843 A JPS6043843 A JP S6043843A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg
- groove
- grown
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に係り、特にその絶縁分離構造に
関する。
関する。
半導体基板に多数・ＩＩＡの素子を集積し、電子回路を
構成するためには、互いの素子間を電気的に絶縁分離す
る必要がある。絶縁分離法としては、Ｐｎ分離およびＳ
の選択酸化による分離法が広く用いられている。特に、
高集積化されたシリコンＬＳＩでは、窒化膜をマスクに
した選択酸化法が用いられる。しかし、この選択酸化法
では、横方向に酸化膜が成長するため、絶縁分離領域が
マスク寸法に対し広くなシ、素子領域が減少してしまう
という問題がある。また、選択酸化法では、深い絶縁分
離が困難であるという問題がある。
構成するためには、互いの素子間を電気的に絶縁分離す
る必要がある。絶縁分離法としては、Ｐｎ分離およびＳ
の選択酸化による分離法が広く用いられている。特に、
高集積化されたシリコンＬＳＩでは、窒化膜をマスクに
した選択酸化法が用いられる。しかし、この選択酸化法
では、横方向に酸化膜が成長するため、絶縁分離領域が
マスク寸法に対し広くなシ、素子領域が減少してしまう
という問題がある。また、選択酸化法では、深い絶縁分
離が困難であるという問題がある。
最近、選択酸化法のこれらの欠点を克服する方法として
、溝掘９分離法が注目されている。この溝掘り分離法と
は、シリコン基板の絶縁分離すべき領域に、異方性エツ
チングによって溝を掘り、この溝を絶縁物で埋め込む方
法をいう。溝堀シ分離法では、異方性エツチングを用い
ることにより、横方向への広が９を防ぐことができる。
、溝掘９分離法が注目されている。この溝掘り分離法と
は、シリコン基板の絶縁分離すべき領域に、異方性エツ
チングによって溝を掘り、この溝を絶縁物で埋め込む方
法をいう。溝堀シ分離法では、異方性エツチングを用い
ることにより、横方向への広が９を防ぐことができる。
址だ、溝の深さも自由にコントロールできるから、深い
絶縁分離も容易に実現できる。
絶縁分離も容易に実現できる。
溝を埋めるためには、下地の段部に対して被覆性が良く
かつ厚く成長できる絶縁膜が必須である。
かつ厚く成長できる絶縁膜が必須である。
このような膜としては、高温減圧気相成長された多結晶
シリコンがある。しかし、多結晶シリコンは絶縁膜では
ないため、シリコン基板に形成された荷の表面に０１〜
０．１μｍ程度の酸化膜を形成したり、埋め込まれた多
結晶シリコン表面を酸化したりする必要がある。この時
、荷の角の部分で化膜が薄くなり、絶縁耐圧が十分取れ
なったシする。まだ、酸化膜の成長により、絶縁領域表
面が平担になシにくいという欠点がある。
シリコンがある。しかし、多結晶シリコンは絶縁膜では
ないため、シリコン基板に形成された荷の表面に０１〜
０．１μｍ程度の酸化膜を形成したり、埋め込まれた多
結晶シリコン表面を酸化したりする必要がある。この時
、荷の角の部分で化膜が薄くなり、絶縁耐圧が十分取れ
なったシする。まだ、酸化膜の成長により、絶縁領域表
面が平担になシにくいという欠点がある。
溝を埋めるのに、酸化膜を用いれば、この様な問題はな
くなる。しかし、下地の段部に対して被媛性が良く、か
つ膜質のよい酸化膜を得ることは回状４Ｌでおる。
くなる。しかし、下地の段部に対して被媛性が良く、か
つ膜質のよい酸化膜を得ることは回状４Ｌでおる。
不発明は、被覆性は悪いが、厚く成長可能で膜質も比較
的良いＰＳＧ膜を用いて溝を埋めることを可能にした。
的良いＰＳＧ膜を用いて溝を埋めることを可能にした。
不発明の特徴は、半導体基板に形成された溝に、絶縁物
が埋め込まれた絶縁分離領域の構造に関し、前記絶″縁
物が、前記半導体基板に堆イ責後、高温熱処理により流
動された第１のシリコン酸化物ガラス層と、前記流動化
きれた渠１のシリコン醒化物ガラス層上に堆積された第
２のシリコン酸化物カラス層よりなる絶縁分離領域の構
造にある。
が埋め込まれた絶縁分離領域の構造に関し、前記絶″縁
物が、前記半導体基板に堆イ責後、高温熱処理により流
動された第１のシリコン酸化物ガラス層と、前記流動化
きれた渠１のシリコン醒化物ガラス層上に堆積された第
２のシリコン酸化物カラス層よりなる絶縁分離領域の構
造にある。
以下に本発明の詳＋ｌｌを説明する。第１図に、シリコ
ン基板に溝が形成されている状態を示す。溝表面の界面
準位および界面固定電荷を減少させるために、数ＩＱｎ
ｍから０．１μｍ程度の厚みの熱酸化膜３が形成されて
いる。
ン基板に溝が形成されている状態を示す。溝表面の界面
準位および界面固定電荷を減少させるために、数ＩＱｎ
ｍから０．１μｍ程度の厚みの熱酸化膜３が形成されて
いる。
第２図に、溝中の１７２以下の膜厚のＰＳＧ膜４を気相
成長した状態を示す。角部５の所で、ＰＳＧ膜が異常に
成長し瘤５ができる。この瘤のために、一度に厚いＰＳ
Ｇ膜を成長すると、瘤によって人口がふさがれてしまい
、溝に空洞が生じて完全に埋めることができない。
成長した状態を示す。角部５の所で、ＰＳＧ膜が異常に
成長し瘤５ができる。この瘤のために、一度に厚いＰＳ
Ｇ膜を成長すると、瘤によって人口がふさがれてしまい
、溝に空洞が生じて完全に埋めることができない。
第３図に、ＰＳＧ膜４を成長後、９５０℃程度のスチー
ム雰囲気中で熱処理した後の状態を示す。
ム雰囲気中で熱処理した後の状態を示す。
ＰＳＧ膜は高温で流動性を持つようになシ、表面張力に
よって瘤５が消減し、角部６あるい・１・よ７の部分が
丸くなる。
よって瘤５が消減し、角部６あるい・１・よ７の部分が
丸くなる。
角が丸くなれば、第２のＰＳＧ膜８を成長しても瘤は生
じない。従って、第４図に示されるように、溝をＰＳＧ
膜で完全に埋めることができる。
じない。従って、第４図に示されるように、溝をＰＳＧ
膜で完全に埋めることができる。
次に、９５０℃程度のスチーム雰囲気中で再び熱処理す
れば、溝の表面を平担にする“ことができる。
れば、溝の表面を平担にする“ことができる。
最後に、シリコン表面のＰＳＧ膜４および５をエツチン
グすることによシ、第５図に示されるように、溝にだけ
ＰＳＧ膜が残され、絶縁分離構造ができ上る。
グすることによシ、第５図に示されるように、溝にだけ
ＰＳＧ膜が残され、絶縁分離構造ができ上る。
第２０ＰＳＧ膜を成長し′ｆ′ｃ汝に、表面を平担化す
るためには、９５０℃程度のスチーム処理の他に、レジ
スト膜らるいはシリカフィルム等の液膜を塗布してから
固化し、Ｐ８Ｇｊ漠に対するエツチング速度がほぼ等し
くなるようなエツチング（ウェット又はプラズマエッチ
）を行う方法でもよい。
るためには、９５０℃程度のスチーム処理の他に、レジ
スト膜らるいはシリカフィルム等の液膜を塗布してから
固化し、Ｐ８Ｇｊ漠に対するエツチング速度がほぼ等し
くなるようなエツチング（ウェット又はプラズマエッチ
）を行う方法でもよい。
溝内部をｐ ｓ ｏ）摸で充填することによシ、以下の
ように種々の利点が生ずる。
ように種々の利点が生ずる。
（１，）ＰＳＧ膜のゲータ−効果により、溝内のＳｉ／
５ｉ０２界曲を安定にし、チャンネル性のリーク電流の
発生を抑える。
５ｉ０２界曲を安定にし、チャンネル性のリーク電流の
発生を抑える。
（２）Ｐ２Ｏ膜は高温で粘性が低くなるため、高温熱処
理で熱膨張係数の差から生ずる熱ストレスによるシリコ
ン基板への応力を緩和する。従って、７リコン基板に結
晶欠陥が生じにくい。
理で熱膨張係数の差から生ずる熱ストレスによるシリコ
ン基板への応力を緩和する。従って、７リコン基板に結
晶欠陥が生じにくい。
（３）室温におけるＰＳＧ膜の残留応力は５ｉ（Ｊ、、
やＳｉ、Ｎ、等に比べて少さいため、膜厚全厚くしても
、クラックが生じない。
やＳｉ、Ｎ、等に比べて少さいため、膜厚全厚くしても
、クラックが生じない。
（４）ＰＳＧｊ莫は絶縁体であるから、完全なる絶縁分
離が行える。多結晶シリコンを熱め込んだ場合に問題に
なる耐圧不良や、’ｉＥ荷の層積による不安定性は生じ
ない。
離が行える。多結晶シリコンを熱め込んだ場合に問題に
なる耐圧不良や、’ｉＥ荷の層積による不安定性は生じ
ない。
以上の説明からヴ」らかな様に、不発り１１によシ、表
面が平担で、結晶欠陥が生じにくく、電気的にも安定で
、微細化に適した絶縁分離が口ｆ能になる。
面が平担で、結晶欠陥が生じにくく、電気的にも安定で
、微細化に適した絶縁分離が口ｆ能になる。
第１図乃至第５図は各々本発明の詳細な説明するための
工程順素子断面図である。 なお図において、１・・・・・・シリコン基板、２・・
・・・・溝、３・・・・−・熱酸化膜、４・・・・・・
第１のＰＥＧ膜、５・・・・・・瘤、６．７・・・・・
・角の部分、８・・・・・・第２のＰＳＧ膜、である。
工程順素子断面図である。 なお図において、１・・・・・・シリコン基板、２・・
・・・・溝、３・・・・−・熱酸化膜、４・・・・・・
第１のＰＥＧ膜、５・・・・・・瘤、６．７・・・・・
・角の部分、８・・・・・・第２のＰＳＧ膜、である。
Claims (1)
- 半導体基板に形成された溝に絶縁物が埋め込まれた半導
体装置において、前記絶縁物が前記半導体基板に堆績淡
、高温熱処理により流動化された第１のシリコン酸化物
ガラス層と、前記流動化された第１のシリコン酸化物ガ
ラス層上に堆積されだ第２のシリコン威化切ガラス層よ
りなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15132283A JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15132283A JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043843A true JPS6043843A (ja) | 1985-03-08 |
| JPH033948B2 JPH033948B2 (ja) | 1991-01-21 |
Family
ID=15516086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15132283A Granted JPS6043843A (ja) | 1983-08-19 | 1983-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043843A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| JPH0382053A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
| US5148247A (en) * | 1988-01-21 | 1992-09-15 | Fujitsu Limited | Semiconductor device having trench isolation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712533A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-08-19 JP JP15132283A patent/JPS6043843A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712533A (en) * | 1980-06-26 | 1982-01-22 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148247A (en) * | 1988-01-21 | 1992-09-15 | Fujitsu Limited | Semiconductor device having trench isolation |
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| EP0396369A2 (en) * | 1989-05-05 | 1990-11-07 | AT&T Corp. | Semiconductor with filled-by-flow trench isolation |
| JPH02304947A (ja) * | 1989-05-05 | 1990-12-18 | American Teleph & Telegr Co <Att> | 半導体デバイスの製造方法 |
| JPH0382053A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033948B2 (ja) | 1991-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211039B1 (en) | Silicon-on-insulator islands and method for their formation | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JP2022500869A (ja) | ハイブリッド集積用の改良された基板を製造するためのプロセス | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| JPS6043843A (ja) | 半導体装置の製造方法 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS6020530A (ja) | 素子分離領域の形成方法 | |
| JPS60111437A (ja) | 半導体装置の製造方法 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JPH03229443A (ja) | 半導体装置 | |
| TWI842398B (zh) | 絕緣體上半導體型多層結構之製造方法 | |
| JP2002270509A (ja) | 単結晶基板の製作方法およびその基板を含む集積回路 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| JP3189387B2 (ja) | 半導体装置の製造方法 | |
| JP2001210709A (ja) | 半導体装置の製造方法 | |
| JP2000294623A (ja) | 誘電体分離基板の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100595858B1 (ko) | 반도체 소자 제조방법 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH04326549A (ja) | 半導体装置 | |
| JPH11214503A (ja) | 半導体装置の製造方法 |